本发明涉及半导体器件领域，特别是涉及一种横向双扩散金属氧化物半导体场效应管。
背景技术：
在功率单片集成技术中，结合隔离技术以及高低压兼容等关键工艺，可集成的高压功率器件是功率集成电路(PIC)的核心。由于横向双扩散MOS(LDMOS)器件具有易集成、频率特性好、低功耗等方面的优势，LDMOS已经作为了高压功率集成电路(HVIC)和智能功率集成电路(SPIC)中的关键核心器件。近年来，随着功率电子学的不断发展，对横向双扩散MOS器件(即LDMOS)等核心功率器件提出了低成本、高可靠性的要求。在HVIC和PIC中采用的场板技术和RESURF(REduced SURface Field)等技术有效地优化了器件的表面电场，提升了器件的性能。
然而实验表明，这些改进后的器件在漏端体内易发生发生击穿。申请人分析原因后认为：LDMOS的体电场并没有得到优化，使得在器件的漏极下方形成高峰电场导致击穿。并且由于Si材料具有相对较低的临界击穿电场约为3.0×105V/cm，使得器件的性能受到限制。为了进一步提高LDMOS的击穿电压，改善器件性能，本发明利用宽禁带半导体材料SiC在器件的漏端下方形成埋层。利用宽禁带材料具有较高的临界击穿电场的优势3.0×106V/cm来提高器件的击穿电压，并且有效地改善了器件的性能。
技术实现要素：
本发明提出了一种横向双扩散金属氧化物半导体场效应管，旨在全面、有效优化LDMOS击穿电压与比导通电阻的矛盾。
本发明的技术方案如下：
横向双扩散金属氧化物半导体场效应晶体管，包括：
半导体材料的衬底；
在所述衬底上生长的外延层；
在所述外延层上形成相邻接的基区和漂移区；
在所述基区上利用双扩散技术形成的沟道，同时在漂移区上远离沟道一侧形成漏区，在所述基区上形成沟道衬底接触并与靠近沟道一侧短接形成源区，
位于沟道上方的栅绝缘层以及栅极；
分别在源区和漏区上形成的源极和漏极；
其特征在于：
所述外延层为异质外延层，即形成具有宽禁带半导体材料SiC埋层的外延层，SiC埋层形成在特定位置，即形成在之后形成的漏区下方。
基于上述基本方案，本发明还进一步做如下优化限定和改进：
所述SiC埋层的厚度根据器件的耐压而确定。例如器件耐压为50V-2000V，埋层厚度约1μm-2μm。
所述SiC埋层的最优长度LD-Op根据漂移区长度LD而确定，具体是长度范围为LD-Op＝(1/10LD-1/2LD)。
所述SiC埋层的掺杂浓度根据衬底的掺杂浓度而确定。例如Si衬底浓度为1014cm-3时，SiC埋层的掺杂浓度约为1015cm-3。
一种制作上述器件的方法，包括以下步骤：
1)在半导体材料的衬底上形成外延层；
2)在外延层上左端形成基区；
3)从基区到右端形成漂移区；
4)形成有源区；
5)在沟道上面形成栅氧化层并淀积多晶硅、刻蚀多晶硅和栅氧化层，形成栅极；
6)在基区利用双扩散技术注入形成沟道，同时在漂移区的右端注入形成漏区；
7)在基区左端形成沟道衬底接触；
8)在器件表面淀积钝化层，并刻蚀接触孔；
9)淀积金属并刻蚀形成漏极和源极；
有别于现有技术的是：在步骤1)完成后，在外延层右端对应于之后将形成的漏区的下方位置，通过异质外延技术形成SiC埋层；步骤3)中右端的漂移区部分是在该SiC埋层上形成。
本发明技术方案的有益效果如下：
在LDMOS器件漏端的下方通过异质外延技术形成宽禁带半导体SiC埋层。一方面使得器件的击穿位置形成在具有高临界击穿电场的SiC材料中，这种新的结构可以将漏端下方体内的高电峰场引入SiC埋层中，利用SiC材料具有较高的临界击穿电场(EC-SiC＝3.0×106V/cm＞EC-Si＝3.0×105V/cm)的特性，使得器件的击穿位置在SiC埋层中，从而有效地提高了LDMOS的击穿电压；另一方面也有效地改善了LDMOS器件的体电场分布。
总体上使得器件的击穿电压提高，有效地提高了器件性能。
附图说明
图1为本发明实施例的结构示意图(正视图)；
附图标号说明：
1-源极；2-栅极；3-栅绝缘层；4-漂移区；5-漏电极；6-漏区；7-SiC埋层；8-外延层；9-衬底；10-基区；11-源区；12-沟道。
具体实施方式
如图1所示，本发明的横向双扩散金属氧化物半导体场效应管结构包括：
半导体材料的衬底9；
位于衬底上的外延层8并形成SiC埋层7；
分别位于外延层上两端的基区10和漏区6，漏区上面为漏极5；
位于基区表面的源区11和沟道12；
源区表面形成源极1，沟道12上面为栅绝缘层3位于栅极2下方；
沟道与漏区之间为漂移区4；
在LDMOS器件漏端的下方通过异质外延技术形成宽禁带半导体SiC埋层。一方面使得器件的击穿位置形成在具有高临界击穿电场的SiC材料中，这种新型半导体功率器件可以将漏端下方体内的高电峰场引入SiC埋层中，利用SiC材料具有较高的临界击穿电场(EC-SiC＝3.0×106V/cm＞EC-Si＝3.0×105V/cm)的特性，使得器件的击穿位置在SiC埋层中，从而有效地提高了LDMOS的击穿电压；另一方面也有效地改善了LDMOS器件的体电场分布。总体上使得器件的击穿电压提高，有效地提高了器件性能。
以N沟道LDMOS为例，具体可以通过以下步骤进行制备：
1)半绝缘材料(包括Si、SiC和GaAs等)的衬底上外延层；
2)在外延层上通过异质外延技术形成SiC埋层；
2)在外延层上左端形成P型基区；
3)从基区到右端漂移区；
4)形成有源区；
5)在沟道上面形成栅氧化层并淀积多晶硅、刻蚀多晶硅和栅氧化层，形成栅极；
6)在基区利用双扩散技术注入形成沟道，同时在右端注入形成漏区；
7)在基区左端形成沟道衬底接触；
8)在器件表面淀积钝化层，并刻蚀接触孔；
9)淀积金属并刻蚀形成漏极和源极。
经Sentaurus仿真，该器件的性能较之于传统器件大幅度提升，在两种器件漂移区长度相同的情况下该器件的击穿电压提高约40％。
当然，本发明中的LDMOS也可以为P型沟道，其结构与N沟道LDMOS等同，LDMOS也包括Super Junction LDMOS，这些均应视为属于本申请权利要求的保护范围，在此不再赘述。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和替换，这些改进和替换的方案也落入本发明的保护范围。