薄膜晶体管阵列基板及其制作方法与流程

本发明涉及显示技术领域，尤其涉及一种薄膜晶体管阵列基板及其制作方法。

背景技术：

随着显示技术的发展，液晶显示器(Liquid Crystal Display，LCD)等平面显示装置因具有高画质、省电、机身薄及应用范围广等优点，而被广泛的应用于手机、电视、个人数字助理、数字相机、笔记本电脑、台式计算机等各种消费性电子产品，成为显示装置中的主流。

有机发光二极管显示装置(Organic Light Emitting Display，OLED)具有自发光、驱动电压低、发光效率高、响应时间短、清晰度与对比度高、近180°视角、使用温度范围宽，可实现柔性显示与大面积全色显示等诸多优点，被业界公认为是最有发展潜力的显示装置。

OLED按照驱动方式可以分为无源矩阵型OLED(Passive Matrix OLED，PMOLED)和有源矩阵型OLED(Active Matrix OLED，AMOLED)两大类，即直接寻址和薄膜晶体管(Thin Film Transistor，TFT)矩阵寻址两类。其中，AMOLED具有呈阵列式排布的像素，属于主动显示类型，发光效能高，通常用作高清晰度的大尺寸显示装置。

LCD与AMOLED显示面板通常具有如图1所示的薄膜晶体管阵列基板，所述薄膜晶体管阵列基板包括从下到上依次设置的衬底基板100、遮光层200、缓冲层300、有源层400、栅极绝缘层500、栅极600、层间绝缘层700、源漏极800、平坦层900、公共电极910、钝化层920、及像素电极930，所述LCD与AMOLED显示面板通过薄膜晶体管阵列基板上的TFT开关以及像素电极930达到对液晶或者OLED的控制，从而实现显示效果。而随着对显示效果的要求越来越高，有源层400采用非晶硅(a-Si)制作的薄膜晶体管阵列基板逐渐不能满足需求，具有更高电子迁移率的多晶硅(poly-Si)成为制作高分辨率显示面板的常规技术。而Poly-Si TFT的输出特性受到有源层400的沟道区410中的总缺陷态数目的影响，有源层400的沟道区410中的总缺陷态数目等于缺陷态密度与沟道区410的体积的乘积。现阶段生产中Poly-Si通常是由a-Si通过准分子激光退火(ELA)结晶而成，较薄的a-Si层在ELA结晶后易产生较高的缺陷态密度，而较厚的a-Si层在ELA结晶后缺陷态密度较低，但又会使沟道区410的体积增大，从而增加沟道区的总缺陷态数目。

技术实现要素：

本发明的目的在于提供一种薄膜晶体管阵列基板的制作方法，能够使沟道区具有较少的缺陷态数目，提升TFT器件的输出特性。

本发明的目的还在于提供一种薄膜晶体管阵列基板，沟道区具有较少的缺陷态数目，TFT器件具有较好的输出特性。

为实现上述目的，本发明首先提供一种薄膜晶体管阵列基板的制作方法，包括如下步骤：

步骤1、提供一衬底基板，在所述衬底基板上沉积缓冲层，在所述缓冲层上沉积非晶硅层，对所述非晶硅层进行晶化处理，使其转化为多晶硅层；

步骤2、在所述多晶硅层上形成光阻层，采用一灰阶光罩对所述光阻层进行曝光显影，得到一光阻图形，所述光阻图形包括位于两端的两第一光阻段及位于两第一光阻段之间的第二光阻段，所述第一光阻段的厚度大于所述第二光阻段的厚度；

步骤3、以所述光阻图形为刻蚀阻挡层，对所述多晶硅层进行蚀刻处理，去除所述多晶硅层上未被所述光阻图形覆盖的区域，得到有源层；

步骤4、对所述光阻图形进行蚀刻处理，去除位于中间的第二光阻段，并薄化位于两端的第一光阻段；

步骤5、以两端薄化的第一光阻段为刻蚀阻挡层，对所述有源层进行蚀刻处理，使所述有源层上位于两第一光阻段之间的区域的厚度薄化，形成沟道区，所述有源层上对应于两第一光阻段下方的区域分别形成源极接触区与漏极接触区；

剥离剩余的第一光阻段；

步骤6、对所述有源层的沟道区进行P型或N型离子轻掺杂，对所述有源层的源极接触区与漏极接触区进行N型或P型离子重掺杂；

步骤7、在所述有源层及缓冲层上形成栅极绝缘层，在所述栅极绝缘层上形成对应所述有源层上方的栅极；

在所述栅极及栅极绝缘层上形成层间介电层，在所述层间介电层与栅极绝缘层上形成分别对应于所述源极接触区与漏极接触区上方的第一通孔与第二通孔；

在所述层间介电层上形成源极与漏极，所述源极和漏极分别通过所述第一通孔和第二通孔与所述源极接触区和漏极接触区相接触。

所述步骤1还包括：在所述衬底基板上沉积缓冲层之前，在所述衬底基板上形成遮光层，所述遮光层与后续形成的有源层相对应，且至少覆盖所述有源层的沟道区。

所述遮光层的材料为金属，所述步骤1采用物理气相沉积法形成所述遮光层。

所述步骤1还包括：在对所述非晶硅层进行晶化处理之前，对所述非晶硅层进行去氢处理。

所述步骤1中，采用准分子激光退火方法对所述非晶硅层进行晶化处理。

可选的，本发明的薄膜晶体管阵列基板的制作方法还包括步骤8：在所述源极、漏极、及层间介电层上形成平坦层，在所述平坦层上形成公共电极在所述公共电极及平坦层上形成钝化层；

在所述钝化层及平坦层上形成对应于所述漏极上方的第三通孔；

在所述钝化层上形成像素电极，所述像素电极通过所述第三通孔与所述漏极相接触。

本发明还提供一种薄膜晶体管阵列基板，包括：衬底基板、设于所述衬底基板上的缓冲层、设于所述缓冲层上的有源层、设于所述有源层及缓冲层上的栅极绝缘层、设于所述栅极绝缘层上且对应所述有源层上方的栅极、设于所述栅极及栅极绝缘层上的层间介电层、以及设于所述层间介电层上的源极与漏极；

所述有源层为多晶硅层，所述有源层包括位于两端的源极接触区与漏极接触区以及位于所述源极接触区与漏极接触区之间的沟道区；所述源极接触区与漏极接触区的厚度均大于所述沟道区的厚度；

所述层间介电层与栅极绝缘层上设有分别对应于所述源极接触区与漏极接触区上方的第一通孔与第二通孔；所述源极和漏极分别通过所述第一通孔和第二通孔与所述源极接触区和漏极接触区相接触。

还包括设于所述衬底基板与缓冲层之间的遮光层，所述遮光层与所述有源层相对应，且至少覆盖所述有源层的沟道区。

所述遮光层的材料为金属，所述沟道区为P型或N型离子轻掺杂区，所述源极接触区与漏极接触区均为N型或P型离子重掺杂区。

可选的，本发明的薄膜晶体管阵列基板还包括：设于所述源极、漏极、及层间介电层上的平坦层、设于所述平坦层上的公共电极、设于所述公共电极及平坦层上的钝化层、以及设于所述钝化层上的像素电极；

所述钝化层及平坦层上设有对应于所述漏极上方的第三通孔，所述像素电极通过所述第三通孔与所述漏极相接触。

本发明的有益效果：本发明提供的一种薄膜晶体管阵列基板的制作方法，通过沉积较厚的非晶硅层，使得晶化处理之后得到的多晶硅层的结晶质量较好，之后采用灰阶光罩光刻技术对有源层的沟道区进行减薄蚀刻，使得有源层的沟道区的厚度减薄，从而使沟道区具有较少的缺陷态数目，提升TFT器件的输出特性，源/漏极接触区维持原有较厚的厚度，从而保持较好的导电能力，保证源/漏极接触区与源/漏极之间具有较好的接触。本发明提供的一种薄膜晶体管阵列基板，通过将有源层的沟道区设置为较薄的厚度，将源/漏极接触区设置为较厚的厚度，从而使沟道区具有较少的缺陷态数目，提升TFT器件的输出特性，同时使源/漏极接触区保持较好的导电能力，保证源/漏极接触区与源/漏极之间具有较好的接触。

为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。

附图说明

下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。

附图中，

图1为现有的薄膜晶体管阵列基板的结构示意图；

图2为本发明的薄膜晶体管阵列基板的制作方法的流程图；

图3-4为本发明的薄膜晶体管阵列基板的制作方法的步骤1的示意图；

图5-6为本发明的薄膜晶体管阵列基板的制作方法的步骤2的示意图；

图7为本发明的薄膜晶体管阵列基板的制作方法的步骤3的示意图；

图8为本发明的薄膜晶体管阵列基板的制作方法的步骤4的示意图；

图9为本发明的薄膜晶体管阵列基板的制作方法的步骤5的示意图；

图10为本发明的薄膜晶体管阵列基板的制作方法的步骤6的示意图；

图11为本发明的薄膜晶体管阵列基板的制作方法的步骤7的示意图；

图12为本发明的薄膜晶体管阵列基板的制作方法的步骤8的示意图暨本发明的薄膜晶体管阵列基板的结构示意图。

具体实施方式

为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。

请参阅图2，本发明首先提供一种薄膜晶体管阵列基板的制作方法，包括如下步骤：

步骤1、如图3-4所示，提供一衬底基板10，在所述衬底基板10上沉积缓冲层(Buffer Layer)12，在所述缓冲层12上沉积非晶硅(a-Si)层13，对所述非晶硅层13进行晶化处理，使其转化为多晶硅(Poly-Si)层14。

具体的，所述步骤1中，采用等离子体增强化学气相沉积法(PECVD)形成所述缓冲层12与非晶硅层13。

具体的，所述缓冲层12的材料可以是氧化硅(SiO_x)、氮化硅(SiN_x)、或二者的组合。

优选的，所述步骤1还包括：在所述衬底基板10上沉积缓冲层12之前，在所述衬底基板10上形成遮光层(LS)11，所述遮光层11与后续形成的有源层30相对应，且至少覆盖所述有源层30的沟道区31，从而避免入射光线对所述有源层30的沟道区31造成影响，使TFT的性能保持稳定。

具体的，所述遮光层11的材料为金属，所述金属包括钼(Mo)、铝(Al)、铜(Cu)、钛(Ti)中的一种或多种。所述步骤1采用物理气相沉积法(PVD)形成所述遮光层11。

优选的，所述步骤1还包括：在对所述非晶硅层13进行晶化处理之前，对所述非晶硅层13进行去氢处理。

具体的，通过快速热退火工艺(RTA，Rapid Thermal Annealing)对所述非晶硅层13进行去氢处理。

优选的，所述步骤1中，采用准分子激光退火(ELA)方法对所述非晶硅层13进行晶化处理。

优选的，所述衬底基板10为玻璃基板。

步骤2、如图5-6所示，在所述多晶硅层14上形成光阻层15，采用一灰阶光罩16对所述光阻层15进行曝光显影，得到一光阻图形20，所述光阻图形20包括位于两端的两第一光阻段21及位于两第一光阻段21之间的第二光阻段22，所述第一光阻段21的厚度大于所述第二光阻段22的厚度。

步骤3、如图7所示，以所述光阻图形20为刻蚀阻挡层，对所述多晶硅层14进行蚀刻处理，去除所述多晶硅层14上未被所述光阻图形20覆盖的区域，得到有源层30。

步骤4、如图8所示，对所述光阻图形20进行蚀刻处理，去除位于中间的第二光阻段22，并薄化位于两端的第一光阻段21。

步骤5、如图9所示，以两端薄化的第一光阻段21为刻蚀阻挡层，对所述有源层30进行蚀刻处理，使所述有源层30上位于两第一光阻段21之间的区域的厚度薄化，形成沟道区31，所述有源层30上对应于两第一光阻段21下方的区域分别形成源极接触区32与漏极接触区33；

剥离剩余的第一光阻段21。

优选的，所述源极接触区32与漏极接触区33的厚度相同。

步骤6、如图10所示，对所述有源层30的沟道区31进行P型或N型离子轻掺杂，对所述有源层30的源极接触区32与漏极接触区33进行N型或P型离子重掺杂。

具体的，所述步骤6包括四种掺杂方案：

方案1、对所述沟道区31及源极接触区32与漏极接触区33分别进行N型掺杂；

方案2、对所述沟道区31及源极接触区32与漏极接触区33分别进行P型掺杂；

方案3、对所述沟道区31进行N型掺杂，对所述源极接触区32与漏极接触区33进行P型掺杂；

方案4、对所述沟道区31进行P型掺杂，对所述源极接触区32与漏极接触区33进行N型掺杂。

具体的，所述沟道区31中的P型或N型离子浓度范围为10¹⁶～10¹⁷ions/cm³，所述源极接触区32与漏极接触区33中的N型或P型离子浓度范围为10¹⁹～10²¹ions/cm³。

具体的，所述N型离子为磷离子或砷离子；所述P型离子为硼离子或镓离子。

步骤7、如图11所示，在所述有源层30及缓冲层12上形成栅极绝缘层(GI)40，在所述栅极绝缘层40上形成对应所述有源层30上方的栅极(GE)41；

在所述栅极41及栅极绝缘层40上形成层间介电层(ILD)50，在所述层间介电层50与栅极绝缘层40上形成分别对应于所述源极接触区32与漏极接触区33上方的第一通孔51与第二通孔52；

在所述层间介电层50上形成源极(S)61与漏极(D)62，所述源极61和漏极62分别通过所述第一通孔51和第二通孔52与所述源极接触区32和漏极接触区33相接触。

至此，完成一基本的薄膜晶体管阵列基板结构，对于应用于平面转换(In-Plane Switching，IPS)型液晶显示面板或者边缘场开关(Fringe field switching，FFS)型液晶显示面板中的薄膜晶体管阵列基板的制作方法来说，还包括步骤8：

如图12所示，在所述源极61、漏极62、及层间介电层50上形成平坦层(PLN)70，在所述平坦层70上形成公共电极(ITO-COM)71，在所述公共电极71及平坦层70上形成钝化层(PV)80；

在所述钝化层80及平坦层70上形成对应于所述漏极62上方的第三通孔83；

在所述钝化层80上形成像素电极(ITO-TOP)90，所述像素电极90通过所述第三通孔83与所述漏极62相接触。

具体的，所述公共电极71与像素电极90的材料均为氧化铟锡(ITO)。

上述薄膜晶体管阵列基板的制作方法，通过沉积较厚的非晶硅层13，使得晶化处理之后得到的多晶硅层14的结晶质量较好，之后采用灰阶光罩光刻技术对有源层30的沟道区31进行减薄蚀刻，使得有源层30的沟道区31的厚度减薄，从而使沟道区31具有较少的缺陷态数目，提升TFT器件的输出特性，源/漏极接触区32/33维持原有较厚的厚度，从而保持较好的导电能力，保证源/漏极接触区32/33与源/漏极61/62之间具有较好的接触。

请参阅图12，基于上述薄膜晶体管阵列基板的制作方法，本发明还提供一种薄膜晶体管阵列基板，包括：衬底基板10、设于所述衬底基板10上的缓冲层12、设于所述缓冲层12上的有源层30、设于所述有源层30及缓冲层12上的栅极绝缘层40、设于所述栅极绝缘层40上且对应所述有源层30上方的栅极41、设于所述栅极41及栅极绝缘层40上的层间介电层50、以及设于所述层间介电层50上的源极61与漏极62；

所述有源层30为多晶硅层，所述有源层30包括位于两端的源极接触区32与漏极接触区33以及位于所述源极接触区32与漏极接触区33之间的沟道区31；所述源极接触区32与漏极接触区33的厚度均大于所述沟道区31的厚度；

所述层间介电层50与栅极绝缘层40上设有分别对应于所述源极接触区32与漏极接触区33上方的第一通孔51与第二通孔52；所述源极61和漏极62分别通过所述第一通孔51和第二通孔52与所述源极接触区32和漏极接触区33相接触。

优选的，所述源极接触区32与漏极接触区33的厚度相同。

优选的，所述薄膜晶体管阵列基板还包括设于所述衬底基板10与缓冲层12之间的遮光层11，所述遮光层11与所述有源层30相对应，且至少覆盖所述有源层30的沟道区31。

优选的，所述衬底基板10为玻璃基板。

具体的，所述遮光层11的材料为金属，所述金属包括钼、铝、铜、钛中的一种或多种。

具体的，所述缓冲层12的材料可以是氧化硅、氮化硅、或二者的组合。

具体的，所述沟道区31为P型或N型离子轻掺杂区，所述源极接触区32与漏极接触区33均为N型或P型离子重掺杂区。

具体的，所述沟道区31中的P型或N型离子浓度范围为10¹⁶～10¹⁷ions/cm³，所述源极接触区32与漏极接触区33中的N型或P型离子浓度范围为10¹⁹～10²¹ions/cm³。

具体的，所述N型离子为磷离子或砷离子；所述P型离子为硼离子或镓离子。

当所述薄膜晶体管阵列基板应用于平面转换型液晶显示面板或者边缘场开关型液晶显示面板中时，还包括：

设于所述源极61、漏极62、及层间介电层50上的平坦层70、设于所述平坦层70上的公共电极71、设于所述公共电极71及平坦层70上的钝化层80、以及设于所述钝化层80上的像素电极90；

所述钝化层80及平坦层70上设有对应于所述漏极62上方的第三通孔83，所述像素电极90通过所述第三通孔83与所述漏极62相接触。

具体的，所述公共电极71与像素电极90的材料均为氧化铟锡。

上述薄膜晶体管阵列基板，通过将有源层30的沟道区31设置为较薄的厚度，将源/漏极接触区32/33设置为较厚的厚度，从而使沟道区31具有较少的缺陷态数目，提升TFT器件的输出特性，同时使源/漏极接触区32/33保持较好的导电能力，保证源/漏极接触区32/33与源/漏极61/62之间之间具有较好的接触。

综上所述，本发明提供一种薄膜晶体管阵列基板及其制作方法。本发明的薄膜晶体管阵列基板的制作方法，通过沉积较厚的非晶硅层，使得晶化处理之后得到的多晶硅层的结晶质量较好，之后采用灰阶光罩光刻技术对有源层的沟道区进行减薄蚀刻，使得有源层的沟道区的厚度减薄，从而使沟道区具有较少的缺陷态数目，提升TFT器件的输出特性，源/漏极接触区维持原有较厚的厚度，从而保持较好的导电能力，保证源/漏极接触区与源/漏极之间具有较好的接触。本发明的薄膜晶体管阵列基板，通过将有源层的沟道区设置为较薄的厚度，将源/漏极接触区设置为较厚的厚度，从而使沟道区具有较少的缺陷态数目，提升TFT器件的输出特性，同时使源/漏极接触区保持较好的导电能力，保证源/漏极接触区与源/漏极之间具有较好的接触。

以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。