具有过压避雷器的功率器件的制作方法

本公开涉及功率电子系统，并且具体地涉及保护功率电子系统免受电压过载的电子安全系统。

背景技术：

在很多功率电子电路中，功率电路的部件(例如，在TO封装、功率模块、智能功率模块(IPM)、方形扁平封装(QFP)、方形扁平无引脚封装(QFN)、驱动器封装、表面贴装(SMT)封装、隔离的金属衬底(IMS)或其他功率电路部件中)在经受电压过载(即，超出特定电压水平)的情况下可能损伤或损坏。在一些示例中，功率电路的部件可能由于功率电路的电源系统中的过压而经受电压过载。可能导致功率电路中的部件经受电压过载的事件的一个示例是雷击造成的电压瞬态。

技术实现要素：

在一个示例中，一种功率器件包括半导体芯片；以及避雷器元件，避雷器元件可配置成响应于跨避雷器元件的电压大于阈值电压而在隔离层周围产生电流路径，隔离层被配置成将半导体芯片与被配置成消散由半导体芯片生成的热的热沉电隔离，其中阈值电压小于隔离层的击穿电压。

在另一示例中，一种系统包括：功率器件，功率器件包括半导体芯片；被配置成消散由半导体芯片生成的热的热沉；以及被配置成将半导体芯片与热沉电隔离的隔离层。在这一示例中，功率器件还包括避雷器元件，避雷器元件可配置成响应于跨避雷器元件的电压大于阈值电压而在隔离层周围产生电流路径，其中阈值电压小于隔离层的击穿电压。

在另一示例中，一种方法包括由功率器件的避雷器元件响应于跨避雷器元件的电压大于阈值电压而在隔离层周围产生电流路径，隔离层被配置成将功率器件的半导体芯片与被配置成消散由半导体芯片生成的热的热沉电隔离，其中阈值电压小于隔离层的击穿电压。

在附图和以下描述中阐述了这些示例以及其他示例的细节。从描述和附图以及从权利要求中，其他特征、目的和优势将显而易见。

附图说明

图1是图示根据本公开的一种或多种技术的包括具有避雷器元件的功率器件的功率系统的概念图。

图2是图示根据本公开的一种或多种技术的包括具有避雷器元件的功率器件的功率系统的概念图。

图3A-3C是图示根据本公开的一种或多种技术的具有避雷器元件的功率器件的示例配置的概念图。

图4是图示根据本公开的一种或多种技术的用于围绕功率器件的隔离层转移电流的示例技术的流程图。

具体实施方式

一般地，本公开针对用于保护功率器件的部件免受电压过载的技术。例如，一个或多个部件可以被定位在待保护的功率器件的外部或者在包括功率器件的功率电路的输入处。作为一个示例，在待保护的器件是晶体管的情况下，可以跨晶体管的集电极腿和发射极腿放置变阻器或抑制二极管。以该方式，变阻器或抑制二极管可以防止集电极-发射极电压超过阈值(即，变阻器或抑制二极管的击穿电压)。然而，在一些示例中，可以需要不将保护部件定位在待保护的功率器件的外部。作为一个示例，外部定位的部件可能占用板的空间并且增加物料清单(BOM)的长度。作为另一示例，外部定位的部件可能增加引线导致保护路径中的增加的寄生效应(L、C)。作为另一示例，外部定位的部件可能未能防止隔离层经受过压(预)损伤或彻底的击穿。作为另一示例，外部定位的部件可能为包括功率器件的系统的设计者提供有限范围的可用电压和/或可能不得不使用多个避雷器的串联连接。

此外，由于功率器件在操作期间生成热，因此，一些功率器件包括热沉以消散由功率器件生成的热。在一些示例中，功率器件可以进一步包括用于将功率器件与热沉电隔离的绝缘。例如，绝缘封装功率器件可以包括被配置成防止电流从功率器件流入热沉中的隔离层，也被称为绝缘层。在一些示例中，隔离层可以由BrN、陶瓷层、Al2O3、AlN、Si4N3、金刚石、复合材料树脂(例如，环氧树脂、硅树脂、氰酸酯、BMI、聚酰亚胺)中的一种或多种制成，并且可能具有填料(SiO、Al2O3、AlN、Si4N3或金刚石)或另一电绝缘材料。在一些示例中，隔离层可能包括模制层(例如，作为隔离的热导模制化合物)、模制板、外部隔离、隔离板(例如，TIM)、隔离热沉、PCB、IMS、DCB(直接铜键合)、DAB(直接铝键合)系统。然而，如果跨隔离层的电压超过隔离层的击穿电压，则电流可以通过隔离层流入到热沉中。一旦隔离层击穿(即，允许电流流入到热沉中)，那么隔离层可能被永久损伤。因此，可能需要设计具有高击穿电压的隔离层使得功率器件不因单次电压过载而永久损伤。

在一些示例中，隔离层的击穿电压可以取决于隔离层的厚度。例如，在特定材料内，较厚的隔离层可以比较薄的隔离层具有更高的击穿电压。因此，可以调整隔离层的厚度以便实现特定击穿电压。

然而，在一些示例中，功率器件可以不需要包括厚隔离层。例如，隔离层的热阻可以与隔离层的厚度成比例。换句话说，较厚的隔离层可以比较薄的隔离层防止更多的热流到热沉。此外，生产较厚的隔离层可能比生产较薄的隔离层更昂贵。作为一个示例，隔离材料可能昂贵。作为另一示例，较厚的隔离层可能还需要昂贵的填料材料。因此，可能需要功率器件不因单次电压过载而永久损伤的同时还具有薄隔离层。

根据本公开的一种或多种技术，一种功率器件包括避雷器元件，避雷器元件可以被配置成当跨避雷器元件的电压超过阈值电压(阈值电压小于隔离层的击穿电压)时在隔离层周围产生电流路径。例如，在跨避雷器元件的电压与跨隔离层的电压可能基本相同的情况下(例如，避雷器元件和热沉两者可能在相同的电势)，在跨隔离层的电压超过隔离层的击穿电压之前，避雷器元件可以允许电流在隔离层周围流动。

在一些示例中，避雷器元件可以被配置成在不永久损伤(即，由于某一数量的消散的能量)的情况下多次产生电流路径。例如，在避雷器元件包括抑制二极管的情况下，抑制二极管在不永久损伤的情况下可以能够多次(例如，10次、100次、1000次、5000次、50000次等)击穿(即，允许电流流经避雷器元件)。由于避雷器元件可以在跨隔离层的电压超过隔离层的击穿电压之前允许电流在隔离层的周围流动，因此在避雷器元件提供对安全级别电压(即，会损伤功率器件的电压)提供防护的同时隔离层的厚度可以被减小为提供用于操作级别的电压(即，功率器件操作的电压)的隔离。在一些示例中，避雷器元件可以包括晶闸管类器件。在这种示例中，如果过压足够高，则路径可以被短路，因为晶闸管被点火为架空(overhead)(例如，IGBT的发射极到集电极路径可能被短路并且因此可以保护该器件免受太高的电压)。以该方式，在增加能够流入到热沉中的热的量的同时可以保持功率器件的安全级别。也以该方式，避雷器元件可以被调整(例如，通过功率器件的制造商)以匹配隔离层的击穿电压和/或半导体的击穿电压。

图1是图示根据本公开的一种或多种技术的包括具有避雷器元件的功率器件的功率系统的概念图。如在图1的示例中图示的，系统100可以包括驱动器102、负载104、电源105和功率器件106。

系统100可以包括负载104，负载104可以被配置成经由功率器件106选择性地从电源105接收功率。例如，在图1的示例中，负载104可以选择性地从电源105接收功率。系统100可以包括驱动器102，驱动器102可以被配置成控制功率器件106的操作。例如，在功率器件106包括晶体管的情况下，驱动器102可以向晶体管的栅极输出信号，该信号使晶体管向负载104提供功率。

系统100可以包括功率器件106，功率器件106可以被配置成选择性地控制提供到器件的功率的量。例如，在图1的示例中，功率器件106可以作为高侧开关操作，选择性地控制从电源105提供到负载104的功率的量。功率器件106的示例包括但不限于分立封装、功率模块和智能功率模块(IPM)。如在图1中图示的，功率器件106包括热沉108、隔离层110、焊垫112、焊垫114(即，集电极焊垫)、避雷器元件116、半导体芯片118(“芯片118”)、焊垫120(即，栅极焊垫)、焊垫122(即，发射极/源极焊垫)、端子腿124A-124D(统称“端子腿124”)以及壳体126。

在一些示例中，功率器件106可以包括壳体126，壳体126可以被配置成封装功率器件106的一个或多个部件。例如，如在图1的示例中所示，壳体126可以包围热沉108、隔离层110、焊垫112、焊垫114、避雷器元件116、芯片108、焊垫120、焊垫122和端子腿124。在一些示例中，壳体126可以包括环氧树脂、塑料或适于包含功率器件106的部件的任何其他材料。

在一些示例中，功率器件106可以包括端子腿124，每个端子腿124可以被配置成在功率器件106和外部部件之间提供电连接。例如，每个端子腿124可以被配置成在功率器件106和另一物件(诸如，印刷电路板(PCB)上的迹线或通孔或汇流条系统上的条)之间提供连接。在一些示例中，端子腿124可以被称为引线、管脚或连接器。如在图1中所示，端子腿124中的一个或多个可以穿过壳体126。

在功率器件106中包括的这种类型的壳体126和端子腿124一起可以被认为是功率器件106的封装。可以通过壳体126和端子腿124形成的一些示例封装包括但不限于晶体管外形(TO)封装(例如，TO92、TO218、TO220、TO262、TO247-3pin、TO247-4pin、TO220FP、TO251、TO263、TO252)、方形扁平封装(QFP)、方形扁平无引脚封装(QFN)、驱动器封装、表面贴装(SMT)封装、隔离金属衬底(IMS)、诸如集成功率模块的功率模块、晶圆级、嵌入到PCB中的芯片或者任何其他合适的封装。

在一些示例中，功率器件106可以包括芯片118，芯片118可以被配置成选择性地控制提供到器件的功率的量。在一些示例中，芯片118可以包括一个或多个功率晶体管、一个或多个金属氧化物半导体场效应晶体管(MOSFET)、一个或多个氮化镓(GaN)开关、一个或多个晶闸管、一个或多个绝缘栅双极晶体管(IGBT)、一个或多个二极管(例如，pin二极管)和/或它们的组合。可以被包括在芯片118中的一些示例MOSFET包括但不限于一个或多个双扩散金属氧化物半导体(DMOS)MOSFET、一个或多个P衬底(PMOS)MOSFET、一个或多个沟槽(UMOS)MOSFET以及一个或多个超结深沟槽MOSFET(例如，一个或多个CoolMOS^TM MOSFET)。取决于使用情况，芯片118可以被配置成在不同的电压电平操作(例如，50V、500V、600V、…1kV、5kV、6.5kV、10kV、20kV(SiC器件)等)。

在一些示例中，功率器件106可以包括焊垫114、焊垫120和焊垫122，焊垫114、焊垫120和焊垫122中的每一个可以配置成向芯片118提供电连接。例如，在芯片118是IGBT的情况下，焊垫114可以提供集电极连接，焊垫122可以提供发射极连接并且焊垫120可以提供栅极连接。在一些示例中，在焊垫114处的电势可以被称为芯片118的底电势。类似地，在一些示例中，在焊垫122处的电势可以被称为芯片118的顶电势。在一些示例中，焊垫114、焊垫120和焊垫122中的一个或多个可以由铝、铜、银或金制作。

在一些示例中，芯片118可能在操作期间生成热。然而，芯片118的功能可能受高温不利影响。作为一个示例，可以被芯片118控制的功率的量在高温下可能减少。作为另一示例，芯片118可能由于高温而永久损伤。因此，希望快速消散由芯片118生成的热。

在一些示例中，功率器件106可以包括热沉108，热沉108可以被配置成消散由功率器件106的一个或多个部件生成的热。例如，热沉108可以被配置成消散功率器件106的芯片118生成的热。尽管热沉108在图1中被图示为功率器件106的部件，然而在一些示例中，热沉108可以是分离的部件。备选地，在一些示例中，功率器件106可以包括热沉108并且系统100可以包括附加的热沉，附加的热沉可以被附加地配置成消散由功率器件106生成的热。在一些示例中，热沉108可以由铝(Al)、铜(Cu)、碳化铝硅(AlSiC)制成并且可以被水冷、风冷或可以是热管。

在一些示例中，系统100可以包括隔离层110。尽管隔离层110在图1的示例中被图示成被包括在功率器件106中，然而，在其他示例中，隔离层110可以不被包括在功率器件106中。隔离层110可以被配置成电隔离功率器件106的一个或多个部件。例如，隔离层110可以防止电流从芯片118(与焊垫112、114、120和122)和避雷器元件116流入热沉108中。在一些示例中，只要跨隔离层110的电压不超过隔离层110的击穿电压，隔离层110就可以电隔离部件。例如，如果跨隔离层110的电压超过隔离层110的击穿电压，则电流可能流经隔离层110到热沉108中。一旦隔离层110击穿(即，允许电流流到热沉108中)，那么隔离层110可能被永久损伤(即，可能不再能够电隔离功率器件106的部件和/或可能彻底失效)。因此，希望隔离层110具有高击穿电压使得功率器件106不因为单次电压过载而被永久损伤。

在一些示例中，隔离层110的击穿电压可以取决于隔离层110的厚度。例如，在特定的材料内，较厚的隔离层可以比较薄的隔离层具有更高的击穿电压。因此，希望具有相对较厚的隔离层110以便防止隔离层110被永久损伤。

除了电隔离部件以外，隔离层110还可以提供一种或多种功能。例如，隔离层110可以允许热从芯片118流到热沉108。在一些示例中，可能希望隔离层110具有尽可能低的热阻(R_th)。例如，可能希望隔离层110允许最大水平的热从芯片118流到热沉108以便通过减少芯片118留下的热的量来改善芯片118的操作。在一些示例中，隔离层110的热阻可能与隔离层110的厚度成正比。换句话说，较厚的隔离层110可以比较薄的隔离层110具有更高的热阻，并且避免更多的热流向热沉108。如上文讨论的，可能希望快速地消散由芯片118生成的热。因此，可能需要具有相对较薄的隔离层110(即，以便防止芯片118过热)。

在一些示例中，隔离层110可以由一种或多种绝缘材料(诸如Al2O3、氮化硼(BN)、氮化铝(AlN)或另一电绝缘材料)制成。在一些示例中，绝缘材料可能相对昂贵。然而，通过降低隔离层110的厚度也可以减少用来产生隔离层110的材料的量。因此，除了希望减小隔离层110的厚度来降低隔离层110的热阻以外，可能还希望减小隔离层110的厚度来降低功率器件106的成本。

根据本公开的一种或多种技术，功率器件106可以包括避雷器元件116，避雷器元件116可以被配置成当跨隔离层110的电压超过小于隔离层110的击穿电压的阈值电压时在隔离层110周围产生电流路径。例如，如在图1中图示的，避雷器元件116可以响应于跨避雷器元件116的电压超过阈值而在焊垫114和端子腿124D之间产生电流路径。在一些示例中，跨避雷器元件116的电压可能与跨隔离层110的电压基本相同。例如，如在图1的示例中所示，避雷器元件116可以跨焊垫114和焊垫112连接，并且焊垫112可以被连接到端子腿124D，端子腿124D连接到地。因为热沉108也连接到地(即，其中端子腿124D和热沉108处于相同的电势)，所以跨隔离层110的电压可以与跨避雷器元件116的电压基本相同。因此，当跨避雷器元件116的电压超过阈值电压时，避雷器元件116可以产生从焊垫114到端子腿124D的电流路径。在一些示例中，产生从焊垫114到端子腿124D的电流路径所花费的时间量可以小于隔离层110击穿所需的时间量。以该方式，在跨隔离层110的电压超过隔离层110的击穿电压之前，避雷器元件116可以允许电流在隔离层110周围流过。避雷器元件116阻止隔离层110由于电压过载事件(击穿电压)而击穿，并且因此可以减小隔离层110的厚度(即，以10％、20％、30％、40％、50％、70％等减小)。以该方式，可以降低隔离层110的热阻和/或成本。

避雷器元件116的示例包括但不限于电压抑制二极管(例如，瞬态电压抑制(TVS)二极管)、变阻器、火花隙、场发射部件或能够基于电压降而选择性地产生电流路径的任何其他部件。作为一个示例，在避雷器元件116包括电压抑制二极管的情况下，可以选择电压抑制二极管的击穿电压小于隔离层110的击穿电压。作为另一示例，在避雷器元件116包括变阻器的情况下，可以选择变阻器的钳位电压低于隔离层110的击穿电压。

如在图1的示例中图示的，避雷器元件116可以被包括在壳体126内。换句话说，在一些示例中，避雷器元件116可以被包括在功率器件106的封装内。在其他示例中，尽管仍然被包括在功率器件106中，然而，避雷器元件116可以附接到壳体126的外部。换句话说，在一些示例中，避雷器元件116可以被包括在功率器件106的封装上。

在操作中，驱动器102可以向端子腿124B输出信号，该信号使功率器件116的芯片118允许电流从电源105流向负载104。作为它的操作的结果，芯片118可能生成热。这种热可以通过隔离层110到可以散热的热沉108。如上文所讨论的，隔离层110的厚度影响可以通过隔离层110的热的量，并且因此影响功率器件106留下的热的量。

功率器件105可能经受电压过载，并且电压尖峰可能传播到功率器件106。电压尖峰可能导致焊垫114和地之间的电势差大于阈值电压。例如，在图1的示例中，电压尖峰可能导致焊垫114和地之间的电势差为3千伏(kV)。阈值电压可以大于隔离层110的击穿电压，在图1的示例中，阈值电压可以是2kV。

然而，避雷器元件116可以被配置成将电压尖峰导致的电流在隔离层110周围分流。例如，在图1的示例中，避雷器元件116可以包括例如具有近似1.5kV的击穿电压的TVS二极管。因为避雷器元件116的击穿电压小于隔离层110的击穿电压，所以避雷器元件116可以在跨隔离层110的电压超过隔离层110的击穿电压之前在隔离层110周围产生电流路径。

尽管在上文被描述为2kV和1.5kV，然而避雷器元件116的击穿电压和隔离层110的击穿电压并不受限于此。作为一个示例，在上至300V级别的器件中，隔离层110的击穿电压可以近似600V并且避雷器元件116的击穿电压可以近似500V到550V。作为另一示例，在600V到650V级别的器件中，隔离层110的击穿电压可以近似1kV并且避雷器元件116的击穿电压可以近似900V。作为另一示例，在1200V级别的器件中，隔离层110的击穿电压可以近似2kV并且避雷器元件116的击穿电压可以近似1.8kV。作为另一示例，在1700V级别的器件中，隔离层110的击穿电压可以近似3kV并且避雷器元件116的击穿电压可以近似2.5kV。作为另一示例，在3.3kV级别的器件中，隔离层110的击穿电压可以近似6kV并且避雷器元件116的击穿电压可以近似5kV。作为另一示例，在6.5kV级别的器件中，隔离层110的击穿电压可以近似10.2kV并且避雷器元件116的击穿电压可以近似9kV。

图2是图示根据本公开的一种或多种技术的包括具有避雷器元件的功率器件的功率系统的概念图。如在图2的示例中图示的，系统200可以包括驱动器202、负载204、电源205、功率器件206和电流测量器件207。

系统200可以包括可以分别被配置成执行与图1的驱动器102、负载104和电源105类似的操作的驱动器202、负载204和电源205。例如，驱动器202可以被配置成控制功率器件206的操作，负载204可以被配置成经由功率器件206选择性地从电源205接收功率。

系统200可以包括功率器件206，功率器件206可以被配置成执行与图1的功率器件106类似的操作。例如，功率器件206可以被配置成选择性地控制被提供到设备的功率的量。例如，在图2的示例中，功率器件206可以作为低侧开关操作，其选择性地控制从电源205提供到负载204的功率的量(例如，像在变换器应用中的半桥电路中的低侧开关)。功率器件206的示例包括但不限于分立封装、功率模块和智能功率模块(IPM)。如在图2中图示的，功率器件206包括焊垫214、避雷器元件216、半导体芯片218(“芯片218”)、焊垫220、焊垫222、端子腿224A-224D(统称“端子腿224”)和壳体226。

热沉208、隔离层210、焊垫214、避雷器元件216、芯片218、焊垫220、焊垫222、端子腿224和壳体226可以分别被配置成执行与图1的热沉108、隔离层110、焊垫114、避雷器元件116、芯片118、焊垫120、焊垫122、端子腿124和壳体126类似的操作。例如，如上文讨论的以及根据本公开的一种或多种技术，图2的避雷器元件216可以被配置成当跨隔离层210的电压超过低于隔离层210的击穿电压的阈值电压时，在隔离层210周围产生电流路径。以该方式，避雷器元件216可以在跨隔离层210的电压超过隔离层210的击穿电压之前允许电流在隔离层210周围流过。因为避雷器元件216防止隔离层210由于电压过载事件(击穿电压)而被击穿，并且因此可以减小隔离层210的厚度。以该方式，可以降低隔离层210的热阻和/或成本。

与热沉108和隔离层108被示为被包括在功率器件106中的图1的示例相比，在图2的示例中，热沉208和隔离层210被图示为分开(即，不被包括在功率器件206中)。在其他示例中可能有不同的布置。例如，功率器件可以包括隔离层但并不包括热沉。

在一些示例中，可能需要系统200响应于电压过载事件而执行一个或多个动作。例如，可能需要系统200响应于电压过载事件而去激活/关闭系统200的一个或多个部件(诸如，功率器件206)。

根据本公开的一种或多种技术，系统200可以包括电流测量器件207，电流测量器件207可以被配置成测量流经避雷器元件216的电流。如上文讨论的，当避雷器元件响应于电压过载而在隔离层210周围产生电流路径时，电流可以流经避雷器元件216以及因此流经端子腿224D。因此，电流流经避雷器元件216可以指示功率器件206内的电压过载的发生。因此，响应于电流测量器件207检测到流经避雷器元件216的电流，系统220可以去激活/关闭功率器件206。例如，响应于电流测量器件207检测到流经避雷器元件216的电流，驱动器202可以输出使功率器件206去激活/关闭的信号。在一些实施例中，电流测量器件207可以包括将端子腿224D耦合到地的电阻器(诸如感测或分流电阻器)、罗氏(rogowski)线圈、霍尔传感器或能够测量电流的任何其他部件。

在一些示例中，诸如图2的示例，电流测量器件207可以在功率器件206的外部。在一些示例中，电流测量器件207可以被集成到功率器件206的封装中。

在一些示例中，除了包括保护隔离层210不受电压过载的避雷器元件216之外，功率器件206还可以包括附加的避雷器元件来保护功率器件206的其他部件。作为一个示例，具有比芯片218更小的击穿电压的附加的避雷器元件(诸如，抑制二极管)可以跨端子腿224A和224C(例如，集电极和发射极)连接。因此，在跨芯片218的集电极和发射极的电压超过附加的避雷器元件的击穿电压时，附加的避雷器元件可以将电流在芯片218周围分流。例如，在芯片218的击穿电压是1200V的情况下，附加的避雷器元件可以被选择或配置成具有小于1200V的击穿电压。以该方式，附加的避雷器元件可以防止芯片218由于电压过载而被损伤。

作为另一示例，附加的避雷器元件可以跨端子腿224A和224B(例如，发射极和栅极)连接。因此，在跨芯片218的栅极和发射极的电压超过附加的避雷器元件的击穿电压(可以被选择成小于芯片218的击穿电压)时，附加的避雷器元件可以将电流在芯片218周围分流。

作为另一示例，功率器件206可以针对每个端子腿包括避雷器元件。例如，功率器件206可以包括跨端子腿224A和224C连接的第一避雷器元件以及跨端子腿224B和224C连接的第二避雷器元件。在一些示例中，与连接到第四端子腿(即，端子腿224C)相反，避雷器元件中的一个或多个可以连接到壳体226的背面。以该方式，可以保护功率器件206的所有腿。

在一些示例中，电流测量器件207或另一电流测量器件可以被配置成测量流经附加的避雷器元件中的一个或多个的电流。响应于电流流经附加的避雷器元件中的一个或多个，系统200可以去激活/关闭功率器件206。例如，系统200可以包括在端子腿224D和端子腿224A之间连接的感测电阻器。在这些示例的一些中，功率器件206可以包括另一端子腿，另一端子腿可以用来感测从芯片218的集电极流到芯片218的发射极的电流。

在一些示例中，附加的避雷器元件中的一个或多个可以被包括在壳体226内。在一些示例中，附加的避雷器元件中的一个或多个可以被附接到壳体226。

图3A-3C是图示根据本公开的一种或多种技术的具有避雷器元件的功率器件的示例配置的概念图。如在图3A-图3C中所示，功率器件306A-306C均可以包括芯片载体308、芯片318、在芯片载体308和热沉之间布置的隔离层310、焊垫314、焊垫320、焊垫322、避雷器元件316A-316C中的避雷器元件(统称“避雷器元件316”)、端子腿324A-324C(统称“端子腿324”)以及壳体326。芯片318、隔离层310、焊垫314、焊垫320、焊垫322、避雷器元件316、端子腿324和壳体326中的每一个可以被配置成执行与图1和图2的芯片118/218、隔离层110/210、焊垫114/214、焊垫120/220、焊垫122/222、避雷器元件116/216、端子腿124/224类似的操作。在一些示例中，诸如图3A-图3C的示例，隔离层310可以被布置在芯片318下方以及芯片318的载体和/或引线框架下方。在一些示例中，功率器件306A-306C中的每个还可以包括在隔离层310之下布置的热沉，热沉可以被配置成执行与图1和图2的热沉108/208类似的操作。在一些示例中，隔离层310可以被包括在壳体326内。在一些示例中，隔离层310可以作为分离的隔离箔而被包括。

如上文讨论的，在一些示例中，避雷器元件可以被包括在功率器件的壳体内。例如，如在图3A中所示，避雷器元件316A可以被包括在功率器件306A的壳体326内。备选地，如上文讨论的，在一些示例中，避雷器元件可以被附接到功率器件的壳体的外部。例如，如在图3B和图3C中所示，避雷器元件316B和316C可以分别被附接到功率器件306B和306C的壳体326的外部。在一些示例中，诸如避雷器元件316B和316C分别被附接到功率器件306B和306C的引线(或靠近封装)的情况下，避雷器元件316B和316C可以被完全模制。在一些示例中，通过将避雷器元件外部附接到功率器件，可以向包括功率器件的系统的设计者提供是否使用保护功能的自由度。

在一些示例中，端子腿324D可以连接到地或可以是芯片318的发射极电势的端子腿324A。以该方式，包括功率器件的系统的设计者可以选择完整设备的哪条路径应当被保护。

在一些示例中，包括附加的端子腿(即，端子腿324C)可以提供一种或多种益处。作为一个示例，通过包括附加的端子腿，功率器件的制造商可以独立于功率半导体测试避雷器元件(例如，在最终后端测试期间)。作为另一示例，可以独立于避雷器元件在具有某个安全边际的情况下测量隔离层。

图4是图示根据本公开的一种或多种技术的用于使电流绕过功率器件的隔离层周围的示例技术的流程图。仅仅为了说明的目的，下文在如图1所示的功率器件106的上下文内描述示例操作。

根据本公开的一种或多种技术，功率器件106的避雷器元件116可以响应于跨避雷器元件116的电压大于阈值电压而在功率器件106的隔离层110周围产生电流路径，隔离层110被配置成将功率器件106的半导体芯片118与热沉108电隔离(402)。如上文讨论的，阈值电压可以小于隔离层110的击穿电压。因此，避雷器元件116可以在跨隔离层110的电压超过隔离层110的击穿电压之前允许电流在隔离层110周围流过。由于避雷器元件116阻止隔离层110由于电压过载事件(击穿电压)而击穿，并且因此可以减小隔离层110的厚度。以该方式，可以降低隔离层110的热阻和/或成本。

在一些示例中，驱动器202可以基于流经由避雷器元件116产生的电流路径的电流的量而确定功率器件106是否正在经受电压过载(404)。例如，电流测量器件(诸如图2的电流测量器件207)可以确定流经避雷器元件116的电流的量。如果流经避雷器元件116的电流的量大于阈值电流水平，则驱动器202可以确定功率器件106正在经受电压过载。响应于确定功率器件106正在经受电压过载，驱动器202可以关闭系统100的一个或多个部件，诸如功率器件106和/或电源105(406)。在一些示例中，驱动器202(或系统100的另一部件)还可以计数功率器件106已经经受的电压过载的次数(即，击穿的数目)并且如果数目超过阈值则可以输出一个或多个警报。以该方式，响应于确定功率器件106正在经受电压过载，驱动器102可以去激活包括功率器件106的系统的一个或多个部件。

以下编号的示例可以说明本公开的一个或多个方面：

示例1.一种功率器件，包括：半导体芯片；和避雷器元件，避雷器元件可配置成响应于跨避雷器元件的电压大于阈值电压而在隔离层周围产生电流路径，隔离层被配置成将半导体芯片与被配置成消散由半导体芯片生成的热的热沉电隔离，其中阈值电压小于隔离层的击穿电压。

示例2.示例1的功率器件，还包括：多个端子腿，其中：半导体芯片连接到多个端子腿中的至少两个端子腿，并且为了在隔离层周围产生电流路径，避雷器元件被配置成产生从半导体芯片到多个端子腿中不同于至少两个端子腿的附加的端子腿的电流路径。

示例3.示例1-2的任意组合的功率器件，其中为了产生从半导体芯片到附加的端子腿的电流路径，避雷器元件被配置成产生从半导体芯片的底电势到附加的端子腿的电流路径。

示例4.示例1-3的任意组合的功率器件，其中避雷器元件被布置在功率器件的壳体内。

示例5.示例1-3的任意组合的功率器件，其中避雷器元件被布置在功率器件的壳体上。

示例6.示例1-5的任意组合的功率器件，其中半导体芯片包括一个或多个绝缘栅双极晶体管(IGBT)、一个或多个金属氧化物半导体场效应晶体管(MOSFET)和/或一个或多个二极管。

示例7.示例1-6的任意组合的功率器件，其中半导体芯片包括多个半导体芯片。

示例8.示例1-7的任意组合的功率器件，其中避雷器元件包括一个或多个变阻器、一个或多个瞬态电压抑制(TVS)二极管、一个或多个晶闸管和/或一个或多个火花隙。

示例9.一种系统，包括：功率器件，功率器件包括半导体芯片；被配置成消散由半导体芯片生成的热的热沉；以及被配置成将半导体芯片与热沉电隔离的隔离层，其中功率器件还包括避雷器元件，避雷器元件可配置成响应于跨避雷器元件的电压大于阈值电压而在隔离层周围产生电流路径，其中阈值电压小于隔离层的击穿电压。

示例10.示例9的系统，其中功率器件还包括：多个端子腿，其中：半导体芯片连接到多个端子腿中的至少两个端子腿，并且为了在隔离层周围产生电流路径，避雷器元件被配置成产生从半导体芯片到多个端子腿中不同于至少两个端子腿的附加的端子腿的电流路径。

示例11.示例9-10的任意组合的系统，还包括：电流测量器件，被配置成测量流经产生的电流路径的电流。

示例12.示例9-11的任意组合的系统，其中半导体芯片包括多个半导体芯片。

示例13.一种方法，包括：由功率器件的避雷器元件响应于跨避雷器元件的电压大于阈值电压而在隔离层周围产生电流路径，隔离层被配置成将功率器件的半导体芯片与被配置成消散由半导体芯片生成的热的热沉电隔离，其中阈值电压小于隔离层的击穿电压。

示例14.示例13的方法，其中功率器件包括：多个端子腿，其中：半导体芯片连接到多个端子腿中的至少两个端子腿，并且在隔离层周围产生电流路径包括：产生从半导体芯片到多个端子腿中不同于至少两个端子腿的附加的端子腿的电流路径。

示例15.示例13-14的任意组合的方法，还包括：基于流经产生的电流路径的电流而确定功率器件正在经受电压过载；以及响应于确定功率器件正在经受电压过载，去激活包括功率器件的系统的一个或多个部件。

示例16.示例13-15的任意组合的方法，其中产生从半导体芯片到附加的端子腿的电流路径包括：通过避雷器元件产生从半导体芯片的底电势到附加的端子腿的电流路径。

示例17.示例13-16的任意组合的方法，其中避雷器元件被布置在功率器件的壳体内。

示例18.示例13-16的任意组合的方法，其中避雷器元件被布置在功率器件的壳体上。

示例19.示例13-18的任意组合的方法，其中半导体芯片包括一个或多个绝缘栅双极晶体管(IGBT)、一个或多个金属氧化物半导体场效应晶体管(MOSFET)和/或一个或多个二极管。

示例20.示例13-19的任意组合的方法，其中避雷器元件包括一个或多个变阻器、一个或多个瞬态电压抑制(TVS)二极管、一个或多个晶闸管和/或一个或多个火花隙。

在本公开中描述的技术至少可以部分地在硬件、软件、固件或其任意组合中实施。例如，所描述的技术的各个方面可以在一个或多个处理器中实施，处理器包括一个或多个微处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或任何其他等价的集成或分立逻辑电路装置以及这些部件的任意组合。术语“处理器”或“处理电路装置”一般可以指示任意的前述逻辑电路装置(单独或与其他逻辑电路装置组合)或任何其他等价电路装置。包括硬件的控制单元也可以执行本公开的一种或多种技术。

这些硬件、软件和固件可以在相同的设备内或在分离的设备内实施来支持本公开所描述的各种技术。此外，任意所描述的单元、模块或部件可以一起实施或作为分立但互操作的逻辑设备分开实施。将不同的特征描绘成模块或单元旨在突出不同的功能性方面并且不一定暗示这些模块或单元必须由分离的硬件、固件或软件部件实现。相反，与一个或多个模块或单元关联的功能性可以由分离的硬件、固件或软件部件执行或者被集成在公共或分离的硬件、固件或软件部件内。

本公开中已经描述了各个方面。这些方面以及其他方面在以下权利要求的范围内。