1.一种集成电路，包括：
基板，其包括半导体材料；
组件，其设置在所述基板中；
互连区域，其设置在所述基板上方，所述互连区域包括介电层和设置在所述介电层中的互连件；
隔离结构，其包括通过所述互连区域的至少部分延伸并进入所述基板至少40微米深的隔离沟槽，所述互连区域的所述至少部分包含互连件，所述隔离结构包括在所述隔离沟槽中的介电材料，所述隔离结构将所述集成电路的隔离区域与所述基板的至少部分分隔；以及
所述集成电路的隔离组件，其设置在所述隔离区域中。
2.根据权利要求1所述的集成电路，所述隔离区域为所述基板的一部分，所述隔离结构侧向地分隔所述隔离区域与所述基板的剩余部分。
3.根据权利要求2所述的集成电路，所述隔离区域具有闭环配置，所述隔离结构侧向地围绕所述隔离区域。
4.根据权利要求2所述的集成电路，所述隔离区域延伸到所述集成电路的分割区。
5.根据权利要求1所述的集成电路，所述隔离区域为位于所述隔离结构上方的所述互连区域的一部分，所述隔离结构分隔所述隔离区域与所述基板。
6.根据权利要求1所述的集成电路，在所述隔离沟槽中的所述介电材料选自由有机聚合物、硅氧烷聚合物、有机硅烷、溶胶凝胶和陶瓷浆料构成的组。
7.根据权利要求1所述的集成电路，在所述隔离沟槽中的所述介电材料包括在所述隔离沟槽的下部中的第一材料和在所述第一材料上方的所述隔离沟槽的上部中的第二材料。
8.根据权利要求1所述的集成电路，所述隔离沟槽延伸穿过所述整个互连区域。
9.根据权利要求1所述的集成电路，所述互连区域在所述隔离结构上方延伸。
10.一种形成集成电路的方法，包括步骤：
提供包括半导体材料的基板；
在所述基板的顶表面形成组件；
在所述基板上方形成互连区域，包括形成介电层和形成所述介电层中的互连件；
穿过所述互连区域的至少部分并进入到所述基板至少40微米深形成隔离沟槽，以便至少200微米的基板材料保留于所述隔离沟槽下方的所述基板中，所述互连区域的所述至少部分包含所述互连件的至少部分，以及
在所述隔离沟槽中形成介电材料以形成隔离结构，所述介电材料接触所述基板和所述互连区域，所述隔离结构将所述集成电路的隔离区域与所述基板的至少部分分隔，所述隔离区域包含所述集成电路的隔离组件。
11.根据权利要求10所述的方法，其中在所述隔离沟槽中形成所述介电材料包括使用选自由喷墨工艺、旋涂工艺、加压填埋工艺和蒸气转移工艺构成的组中的工艺将所述介电材料提供到所述隔离沟槽中。
12.根据权利要求10所述的方法，其中所述介电材料选自由有机聚合物、硅氧烷聚合物、有机硅烷、溶胶凝胶和陶瓷浆料构成的组。
13.根据权利要求10所述的方法，其中在所述隔离沟槽中形成所述介电材料包括：
将第一介电材料提供到所述隔离沟槽的下部中；以及
将第二介电材料提供到在所述第一材料上方的所述隔离沟槽的上部中。
14.根据权利要求10所述的方法，包括在不大于320℃的温度下固化在所述隔离沟槽中的所述介电材料。
15.根据权利要求10所述的方法，其中形成所述隔离沟槽包括：
形成硬掩模材料层；
通过光刻工艺在所述硬掩模材料层上方形成包括光刻胶的隔离掩模，所述隔离掩模暴露在用于所述隔离沟槽的区域中的所述硬掩模材料层；
从所述硬掩模材料层去除硬掩模材料，所述硬掩模材料层通过所述隔离掩模暴露以形成硬掩模；以及
从所述互连区域的所述介电层去除介电材料以及从由所述硬掩模暴露的区域中的所述基板去除半导体材料以形成隔离沟槽。
16.根据权利要求15所述的方法，包括在形成所述隔离沟槽后去除所述硬掩模。
17.根据权利要求10所述的方法，包括在所述隔离结构上方形成所述互连区域的附加介电层以及在所述附加介电层中形成互连件。
18.根据权利要求17所述的方法，包括在所述互连区域的所述附加介电层中的所述隔离结构上方形成所述隔离组件。
19.根据权利要求10所述的方法，包括从所述基板的底表面去除材料以暴露所述隔离的底部。
20.一种形成集成电路的方法，包括步骤：
提供包括半导体材料的基板；
在所述基板的顶表面形成组件；
在所述基板上方形成互连区域，包括形成介电层和形成所述介电层中的互连件；
在所述互连区域上方形成隔离掩模，所述隔离掩模暴露用于隔离沟槽的区域；
从所述互连区域和由所述隔离掩模暴露的区域中的所述基板去除材料，以完全穿过所述互连区域并进入到所述基板至少40微米深而形成隔离沟槽，以便至少200微米基板材料保留在所述隔离沟槽下方的所述基板中；
通过喷墨工艺在不大于320℃的基板温度下在所述隔离沟槽中形成介电材料以形成隔离结构，所述介电材料接触所述基板和所述互连区域，所述隔离结构将所述集成电路的隔离的区域与所述基板的至少部分分隔，所述隔离区域包含所述集成电路的隔离组件；以及
在不大于320℃的基板温度下固化在所述隔离沟槽中的所述介电材料。