阵列基板及其制造方法、显示器与流程

本发明至少一实施例涉及一种阵列基板及其制造方法、显示器。

背景技术：

硅基有源矩阵有机发光二极管(AMOLED)微显示器具有广阔的市场应用空间，特别适合应用于头盔显示器、立体显示镜以及眼镜式显示器等。如与移动通讯网络、卫星定位等系统联在一起则可在任何地方、任何时间获得精确的图像信息。硅基AMOLED微显示器能够为便携式计算机、无线互联网浏览器、便携式DVD、游戏平台及可戴式计算机等移动信息产品提供高画质的视频显示。因此，硅基AMOLED微显示无论是对于民用消费领域还是工业应用乃至军事用途都提供了一个极佳的近眼应用(如头盔显示)解决途径。

技术实现要素：

本发明的至少一实施例提供一种阵列基板及其制造方法、显示器。采用该阵列基板既可以达到不使用彩色滤光片而实现全彩化的效果，并在单色显示器和全彩显示器之间转换，又可以提高像素密度。

本发明的至少一实施例提供一种阵列基板，包括基板，在基板上设置呈阵列排布的多个像素单元，在每个像素单元中设置有多个薄膜晶体管；每个像素单元中包括多个发光单元，多个发光单元依次沿垂直于基板所在平面的方向排列，且设置在薄膜晶体管远离基板的一侧，并且，每个发光单元与多个薄膜晶体管之一连接，且不同的发光单元连接到不同的薄膜晶体管。

本发明的至少一实施例提供一种阵列基板的制造方法，包括在基板上形成阵列排布的多个像素单元；形成每个像素单元包括：在基板上形成多个薄膜晶体管；在多个薄膜晶体管上形成多个发光单元，多个发光单元依次沿垂直于基板所在平面的方向排列，并且，每个发光单元与多个薄膜晶体管之一连接，且不同的发光单元连接到不同的薄膜晶体管。

本发明的至少一实施例提供一种显示器，包括上述任一项阵列基板。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本发明的一些实施例，而非对本发明的限制。

图1a为本发明一实施例提供的一种阵列基板示意图；

图1b为图1a示出的一个像素单元沿AB方向的截面示意图；

图2为本发明一实施例提供的一个像素单元示意图；

图3为本发明一实施例提供的一个像素单元中的发光单元层示意图；

图4为本发明一实施例提供的一种阵列基板的制造方法的示意图；

图5为本发明另一实施例提供的一种阵列基板的制造方法的示意图。

附图标记：10-阵列基板；100-像素单元；110-第一发光单元；111-第一发光单元的第一电极；112-第一发光单元的发光层；113-第一发光单元的第二电极；120-第二发光单元；121-第二发光单元的第一电极；112-第二发光单元的发光层；113-第二发光单元的第二电极；130-第三发光单元；121-第三发光单元的第一电极；112-第三发光单元的发光层；113-第三发光单元的第二电极；140-第一薄膜晶体管；150-第二薄膜晶体管；160-第三薄膜晶体管；200-挡墙；201-第一通孔；202-第二通孔；310-第一薄膜封装层；320-第二薄膜封装层；330-第三薄膜封装层。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

除非另外定义，本发明使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

一般的硅基有源矩阵有机发光二极管(AMOLED)彩色化方式均采用白光有机发光二极管(WOLED)配合彩色滤光片(CF)的方式制备，但是彩色滤光片的透过率较低，大约为30～40％，会损失大部分光效，增大显示器的功耗。一般使用高精度金属掩模板(FMM)技术直接蒸镀红绿蓝像素单元的方式得到的像素密度(PPI)精度不够，另外也不能用在微型有机发光二极管(micro-OLED)的制备上，因为微型有机发光二极管的像素较小，一般为几个微米，而高精度金属掩模板技术达不到微型有机发光二极管的精度要求。

本发明的至少一实施例提供一种阵列基板，包括基板，在基板上设置呈阵列排布的多个像素单元，在每个像素单元中设置有多个薄膜晶体管；每个像素单元中包括多个发光单元，多个发光单元依次沿垂直于基板所在平面的方向排列，且设置在薄膜晶体管远离基板的一侧，并且，多个发光单元与多个薄膜晶体管一一对应连接。也就是说，每个发光单元与多个薄膜晶体管之一连接，且不同的发光单元连接到不同的薄膜晶体管。采用该阵列基板，既可以达到不使用彩色滤光片而实现全彩化的效果，并在单色显示器和全彩化显示器之间转换，又可以提高像素密度。

本发明的至少一实施例提供一种阵列基板的制造方法，包括在基板上形成阵列排布的多个像素单元；形成每个像素单元包括：在基板上形成多个薄膜晶体管；在多个薄膜晶体管上形成多个发光单元，多个发光单元依次沿垂直于基板所在平面的方向排列，并且，每个发光单元与多个薄膜晶体管之一连接，且不同的发光单元连接到不同的薄膜晶体管。采用该阵列基板的制造方法，既可以达到不使用彩色滤光片而实现全彩化的效果，并在单色显示器和全彩化显示器之间转换，又可以提高像素密度。

本发明的至少一实施例提供一种显示器，包括上述任一项阵列基板，可以在单色显示器和全彩化显示器之间转换，并且可以提高像素密度。

以下通过几个实施例予以说明。

实施例一

本实施例提供了一种阵列基板，如图1a所示，包括基板10，在基板10上设置呈阵列排布的多个像素单元100，在每个像素单元100中有设置多个薄膜晶体管140、150和160。例如，多个薄膜晶体管140、150和160可以平行排列设置在基板10上，本实施例不限于此，还可以按照其他排列方式排列。图1a为薄膜晶体管分布及数量的示例性示意图，图中在每个像素单元中示出了三个薄膜晶体管140、150和160，然而，根据本发明的实施例不限于此，例如，薄膜晶体管的数量可以是两个、四个或者更多。

图1b示出了图1a中一个像素单元100沿AB方向的截面示意图。如图1b所示，每个像素单元100中包括多个发光单元110、120和130，多个发光单元110、120和130依次沿垂直于基板10所在平面的方向排列，且设置在多个薄膜晶体管140、150和160远离基板10的一侧，即多个发光单元110、120和130沿如图1b所示依次叠加排列。并且，每个发光单元与薄膜晶体管140、150和160中的之一连接，且不同的发光单元连接到不同的薄膜晶体管。需要说明的是，薄膜晶体管的数量与发光单元的数量一致，每个薄膜晶体管用于单独控制一个发光单元发光或者不发光，因此达到不使用彩色滤光片而实现全彩化的效果，并在单色显示器和全彩化显示器之间转换。

例如，如图1a和图1b所示，阵列基板10还包括挡墙200，围绕每个像素单元100以限定用于形成发光单元110、120和130的区域，也就是说，相邻的像素单元100之间都用挡墙200隔开。需要说明的是，图1a示出了像素单元100的形状为矩形的示意图，本实施例不限于此，像素单元100的形状还可以是圆形或多边形。

例如，如图1b所示，像素单元100中的多个发光单元110、120和130的至少之一的图案的形状以及尺寸与挡墙200限定的区域的形状以及尺寸相同，即挡墙200与多个发光单元110、120和130的至少之一紧密接触以限定该发光单元的形状以及尺寸。例如，挡墙200可以围绕第二发光单元120和第三发光单元130以限定第二发光单元120和第三发光单元130的形状以及尺寸，本发明不限于此。需要说明的是，挡墙200可以图案化全部发光单元的形状和尺寸，或者图案化除与薄膜晶体管最接近的发光单元的其他全部发光单元的形状和尺寸。

例如，挡墙200可以作为掩模板，图案化形成至少一个发光单元。例如，挡墙200作为蒸镀掩模板蒸镀形成至少一个发光单元的至少一层。因此，采用挡墙200作为掩模板，省去了制作有机发光二极管需要的高精度金属掩模板和彩色滤光片，并且能够提高有机发光二极管的像素密度。

例如，挡墙200可以作为掩模板，图案化形成微型有机发光二极管的发光单元，例如，各发光单元的尺寸(平行于基板方向的最大尺寸)小于10微米。例如，各发光单元的尺寸包括2微米-4微米。

例如，挡墙200可以作为掩模板，图案化形成一般有机发光二极管的发光单元。

在一般的封装过程中，需要抽真空保证盖板玻璃压合状态，但是在抽真空的过程中容易损坏像素。在本实施例中，如图1b所示，挡墙200的沿垂直于基板10所在平面的方向的高度可以高于多个发光单元110、120和130整体的高度，例如，超过高度为3微米-6微米。本实施例不限于此，挡墙200沿垂直于基板10所在平面的方向的高度也可以等于多个发光单元110、120和130整体的高度。挡墙200的设置高度超过或等于多个发光单元110、120和130整体的高度可以减少封装时抽真空对像素单元100的压力，降低像素损坏的几率。

例如，从靠近基板10到远离基板10的方向上，挡墙200的厚度逐渐减小。这里挡墙200的厚度是指挡墙200的横截面的宽度。如图1b所示，挡墙200沿AB方向的截面包括梯形，本实施例不限于此，还可以是三角形或者阶梯型。例如，在挡墙200围绕的像素单元区域中，多个发光单元110、120和130沿靠近基板10向远离基板10的方向上的尺寸不完全重合，例如，依次增大。例如，第三发光单元130的尺寸大于第二发光单元120的尺寸，第二发光单元120的尺寸大于第一发光单元110的尺寸。

例如，多个薄膜晶体管140、150和160中的至少之一形成在挡墙200和基板10之间，多个发光单元110、120和130中的至少一个通过设置在挡墙200中的通孔201和202与对应的薄膜晶体管连接。如图1b所示，挡墙200包括第一通孔201和第二通孔202。第一薄膜晶体管140通过第一通孔201与第二发光单元120电连接，第三薄膜晶体管160通过第二通孔202与第三发光单元130电连接。例如，可以采用激光对挡墙200打孔的方法形成第一通孔201和第二通孔202，本实施例不限于此，也可以采用刻蚀等方法形成通孔。

例如，挡墙200的材料可以是光刻胶或其它有机材料，本实施例不限于此。

图2为本发明一实施例提供的一个像素单元示意图，如图2所示，每个像素单元100包括在基板10上设置三个平行排列的薄膜晶体管140、150和160，在薄膜晶体管140、150和160远离基板10的一侧沿垂直于基板10所在平面的方向依次设置三个发光单元110、120和130，且每个发光单元与多个薄膜晶体管140、150和160中的之一连接，且不同的发光单元连接到不同的薄膜晶体管。例如，第一薄膜晶体管140与第三发光单元130电连接，第二薄膜晶体管150与第一发光单元110电连接，第三薄膜晶体管160与第二发光单元120电连接。本实施例不限于此，还可以第一薄膜晶体管140与第二发光单元120电连接，第二薄膜晶体管150与第一发光单元110电连接，第三薄膜晶体管160与第三发光单元130电连接，以实现每个薄膜晶体管单独控制一个发光单元。需要说明的是图2中的每个薄膜晶体管与对应的发光单元单独连接的连接线是一种电连接关系的示范性示意图，实际是通过通孔蒸镀第一电极材料，使发光单元的第一电极与薄膜晶体管的漏极相连接。通过不同薄膜晶体管对不同发光单元的单独控制，既可以实现全彩化显示器或者单色显示器效果，又可以提高像素密度。

例如，多个发光单元110、120和130分别发射不同颜色的光。例如，第一发光单元110、第二发光单元120以及第三发光单元130可以分别是红色发光单元、绿色发光单元和蓝色发光单元，本实施例不限于此。例如，不同的发光单元衰减寿命不同，绿色发光单元一般具有比红色和蓝色发光单元更长的衰减寿命。根据实际应用场景，可以在每个像素单元100中分别控制薄膜晶体管140、150和160，使绿色发光单元120单独发光，其他颜色发光单元不发光，得到绿光单色显示器。

例如，在每个像素单元100中通过薄膜晶体管140、150和160分别控制发光单元110、120和130中的至少一个发光单元发光，可以得到不同颜色的有机发光二极管显示器。

例如，在沿同一方向相邻的三个像素单元100中，每个像素单元100中的薄膜晶体管140、150和160分别控制三个不同的发光单元110、120和130中的一个发光单元发光，例如，三个像素单元100中的薄膜晶体管140、150和160分别控制第一个像素单元中的第一发光单元110发光、第二个像素单元中的第二发光单元120发光以及第三个像素单元中的第三发光单元130发光，可以实现全彩化显示器，本实施例不限于此。

例如，在像素单元100中通过薄膜晶体管140、150和160控制发光单元110、120和130全部发光可以得到全彩化显示器，并且该全彩化显示器相比于一般的全彩化显示器具有更高的像素密度，即可以获得与物理像素大小相同的高分辨率的显示效果。

例如，每个发光单元包括第一电极、发光层和第二电极，如图2所示，第一发光单元110包括第一电极111、发光层112以及第二电极113；第二发光单元120包括第一电极121、发光层122以及第二电极123；第三发光单元130包括第一电极131、发光层132以及第二电极133。例如，第一发光单元110的第一电极111、第二发光单元120的第一电极121以及第三发光单元130的第一电极131为阳极，第一发光单元110的第二电极113、第二发光单元120的第二电极123以及第三发光单元130的第二电极133为阴极，本实施例不限于此。需要说明的是，每个发光单元的阳极与对应的薄膜晶体管单独连接，对应的薄膜晶体管分别控制每个发光单元发光或者不发光。

例如，第一电极以及第二电极的材料为导电材料。具体地，除第一发光单元110的第一电极111外，其他的第一电极以及第二电极均需要采用透明导电材料，以便发光单元发出的光能够很好地出射。需要说明的是，第一发光单元110的第一电极111的材料既可以是透明导电材料，也可以是不透明导电材料。例如，第一电极以及第二电极的材料可以包括金属氧化物材料或者金属材料。例如，金属氧化物材料包括氧化铟锡、掺铟氧化锌等，例如，厚度为300-500纳米，本实施例不限于此。例如，金属材料包括银、铝等，例如，厚度为10-20纳米，本实施例不限于此，金属材料能够达到透明的厚度即可。

图3为本发明一实施例提供的一个像素单元中的发光单元示意图。为了更清楚地说明，图3仅仅示出了发光单元的层结构。在图3所示的结构中，除了发光层和电极层之外，还包括设置在每个发光单元远离基板侧的薄膜封装层。例如，在第一发光单元110与第二发光单元120之间设置第一薄膜封装层310，在第二发光单元120与第三发光单元130之间设置第二薄膜封装层320，在第三发光单元130远离第二发光单元120的一侧设置第三薄膜封装层330，本实施例不限于此。薄膜封装层310、320和330可以分隔开每个发光单元，在各发光单元之间起到绝缘效果。需要说明的是，薄膜封装层310、320和330的材料为透明绝缘材料，以便发光单元发出的光能够很好地出射。

实施例二

本实施例提供了一种阵列基板的制造方法，包括在基板上形成阵列排布的多个像素单元。形成每个像素单元包括：在基板上形成多个薄膜晶体管；在多个薄膜晶体管上形成多个发光单元，多个发光单元依次沿垂直于基板所在平面的方向排列，并且，每个发光单元与多个薄膜晶体管之一连接，且不同的发光单元连接到不同的薄膜晶体管。例如，基板可以是硅基板，本实施例不限于此。采用该阵列基板的制造方法，既可以达到不使用彩色滤光片而实现全彩化的效果，并在单色显示器和全彩化显示器之间转换，又可以提高像素密度。

例如，本实施例提供的阵列基板的制造方法，还包括：在形成多个薄膜晶体管之后，形成挡墙以限定用于形成发光单元的区域，并且，以挡墙为蒸镀掩模板采用蒸镀方法形成多个发光单元中的至少之一的至少一层。

本实施例以挡墙作为蒸镀掩模板，图案化形成至少一个发光单元，省去了制作有机发光二极管需要的高精度金属掩模板和彩色滤光片，并且能够提高有机发光二极管的像素密度。另外，围绕每个像素单元设置挡墙可以减少封装时抽真空对像素单元的压力，降低像素损坏的几率。

例如，挡墙可以作为掩模板，图案化形成微型有机发光二极管的发光单元，也可以图案化形成一般有机发光二极管的发光单元。

例如，如图4所示，形成每个像素单元包括如下步骤。

S01：在基板上形成多个薄膜晶体管；

S02：形成挡墙以限定用于形成发光单元的区域；

S03：以挡墙为蒸镀掩模板，采用蒸镀方法形成多个发光单元。

在一个示例里，形成每个像素单元具体包括如下步骤。

步骤一，在基板上的一般子像素尺寸的区域内，形成三个平行排列的薄膜晶体管，由于可以在阵列基板中采用半导体工艺制备，所以精细化的薄膜晶体管比较容易制作。

步骤二，在三个平行排列的薄膜晶体管周围形成挡墙以限定用于形成发光单元的区域。

步骤三，在挡墙围绕限定的区域蒸镀第一发光单元，即以挡墙作为掩模板，图案化形成第一发光单元，第一发光单元的尺寸和形状与挡墙围绕限定的区域完全相同。

例如，从靠近基板到远离基板的方向上，挡墙的厚度逐渐减小。这里挡墙的厚度是指挡墙的横截面的宽度。例如，挡墙的截面包括梯形，本实施例不限于此，还可以是三角形或者阶梯型，使挡墙围绕限定的区域中，多个发光单元沿靠近基板向远离基板的方向上的尺寸不完全重合，例如，依次增大。

例如，挡墙的材料可以是光刻胶或其它有机材料，本实施例不限于此。

例如，蒸镀第一发光单元包括蒸镀第一发光单元的第一电极、发光层和第二电极，本实施例不限于此，还可以包括其他功能层，即空穴注入层、空穴传输层、空穴阻挡层、电子注入层、电子传输层和电子阻挡层等。

例如第一电极为阳极，第二电极为阴极，阳极与三个薄膜晶体管中位于中间的薄膜晶体管中的漏极电连接。

例如，第一电极以及第二电极的材料包括导电材料。例如，除第一发光单元最靠近基板一侧的电极外，其他的第一电极以及第二电极采用透明导电材料，以便发光单元发出的光能够很好地出射。需要说明的是，第一发光单元最靠近基板一侧的电极的材料既可以是透明导电材料，也可以是不透明导电材料。例如，第一电极以及第二电极的材料可以包括金属氧化物材料或者金属材料。例如，金属氧化物材料包括氧化铟锡、掺铟氧化锌等，例如，厚度为300-500纳米，本实施例不限于此。例如，金属材料包括银、铝等，例如，厚度为10-20纳米，本实施例不限于此，金属材料能够达到透明的厚度即可。

例如，多个薄膜晶体管中的至少之一形成在挡墙和基板之间，方法包括：

步骤四，在挡墙中形成通孔，将多个发光单元中的至少一个通过通孔与对应的薄膜晶体管连接。例如，采用激光打孔的方法对薄膜晶体管上方打孔，即，对三个薄膜晶体管中位于两侧的任一个薄膜晶体管上方的挡墙打孔，蒸镀第二发光单元的第一电极，该第一电极可以通过制作出来的通孔与薄膜晶体管的漏极电连接。然后以挡墙作为掩模板，图案化形成第二发光单元的后续膜层。本实施例不限于此，还可以采用刻蚀的方法形成通孔。

步骤五，采用激光打孔的方法对位于两侧的另一个薄膜晶体管上方的挡墙打孔，蒸镀第三发光单元的第一电极，该第一电极可以通过制作出来的通孔与薄膜晶体管的漏极电连接。然后以挡墙作为掩模板，图案化形成第三发光单元的后续膜层。

例如，在每个发光单元远离基板的一侧形成薄膜封装层。薄膜封装层可以用于分隔每个发光单元，在各发光单元之间起到绝缘效果。需要说明的是，薄膜封装层的材料为透明绝缘材料，以便发光单元发出的光能够很好地出射。

需要说明的是，以上步骤是一个示例步骤，本实施例不限于此。

实施例三

本实施例提供了一种阵列基板的制造方法，本实施例中对最靠近薄膜晶体管的一个发光单元的制造方法不同于实施例二提供的制造方法。

例如，如图5所示，形成每个像素单元包括如下步骤。

S01：在基板上形成多个薄膜晶体管；

S02：最靠近薄膜晶体管的一个发光单元采用刻蚀方法形成；

S03：形成挡墙以限定用于形成发光单元的区域；

S04：以挡墙为蒸镀掩模板，采用蒸镀方法形成其他发光单元。

在一个示例里，形成每个像素单元具体包括如下步骤。

步骤一，在基板上的一般子像素尺寸的区域内，形成三个平行排列的薄膜晶体管，由于可以在阵列基板中采用半导体工艺制备，所以精细化的薄膜晶体管比较容易制作。

步骤二，最靠近薄膜晶体管的第一发光单元采用刻蚀方法形成，刻蚀形成第一发光单元包括第一发光单元的第一电极、发光层和第二电极，本实施例不限于此。其中的第一电极与三个薄膜晶体管中位于中间的薄膜晶体管中的漏极电连接。这里“采用刻蚀方法形成”是指形成发光单元的各个层的图案化是通过刻蚀工艺实施。例如，发光层的形成步骤包括：先沉积发光材料层，然后通过掩模对发光材料层进行刻蚀以形成发光层。

例如，由于采用刻蚀工艺形成第一发光单元远离基板方向的其他发光单元，会对第一发光单元造成影响，因此需要设置挡墙来蒸镀形成后续的发光单元，采用该挡墙作为掩模板图案化形成其他发光单元。需要说明的是，第一发光单元的形状和尺寸与后续形成的挡墙限定的发光单元区域的形状和尺寸并不要求完全相同，可以相对更小或者更大。当第一发光单元的尺寸大于后续形成的挡墙限定的发光单元区域的尺寸时，第一发光单元不与挡墙中形成的通孔在基板上的投影重合。

步骤三，在三个平行排列的薄膜晶体管周围形成挡墙以限定用于形成发光单元的区域。

后续形成其他发光单元的步骤与实施例二相同，这里不再赘述。

需要说明的是，以上步骤是一个示例步骤，本实施例不限于此。

实施例四

本实施例提供一种显示器，该显示器包括上述任一项阵列基板，可以在单色显示器和全彩化显示器之间转换，并且可以提高像素密度。

例如，该显示器包括有机发光二极管显示器和微型有机发光二极管显示器等，本实施例不限于此。

例如，该显示器可应用到头盔显示器、立体显示镜以及眼镜式显示器等。

有以下几点需要说明：

(1)除非另作定义，本发明实施例以及附图中，同一标号代表同一含义。

(2)本发明实施例附图中，只涉及到与本发明实施例涉及到的结构，其他结构可参考通常设计。

(3)为了清晰起见，在用于描述本发明的实施例的附图中，层或区域的厚度被放大。可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。