一种沟槽式场效应晶体管及其制造方法与流程

本发明涉及半导体技术领域，特别涉及一种沟槽式场效应晶体管及其制造方法。

技术背景

沟槽式金属氧化物半导体场效应晶体管(Trench MOSFET)是近几年迅速发展起来的新型功率器件。Trench MOSFET具有高输入阻抗，低驱动电流，没有少子存储效应，开关速度快，工作频率高，电流自调节能力强，电流分布均匀，容易通过并联方式增加电流容量，具有较强的功率处理能力，热稳定性好，安全工作区大，没有二次击穿等优良特征，已广泛应用于各种电子设备中，如高速开关电路，开关电源，不间断电源，高功率放大电路，高保真音响电路，射频功放电路，电力转换电路，电机变频电路，电机驱动电路，固体继电器，控制电路与功率负载之间的接口电路等。

现有技术Trench MOSFET常规结构，沟槽底部栅氧化层的厚度和其他位置的栅氧化层厚度相同，比较薄，导致较大的栅-漏寄生电容，使得开关速度降低，从而导致器件性能降低。

中国专利ZL 201010129265.3公开了一种沟槽式金属氧化物半导体场效应晶体管的制造方法，使用单方向的氧化层增厚步骤，使沟槽底部的氧化层会比沟槽内其他部分的氧化层厚，因而能有效地降低元件的寄生电容(Qgd)效应，提升高压半导体装置的电性效能。

本发明提供另一种不同的方式有效减小栅-漏寄生电容。

技术实现要素：

本发明的目的提供一种有效减小栅-漏寄生电容的沟槽式场效应晶体管，提高开关速度。

本发明的另一目的是提供上述沟槽式场效应晶体管的制造方法。

为实现上述目的，本发明采用以下技术方案：

一种沟槽式场效应晶体管，包括衬底，形成在所述衬底表面的n-外延层，形成在所述n-外延层表面的p型体区，所述p型体区顶部设有n+有源区，沟槽延伸通过所述n+有源区与p型体区直到所述n-外延层，所述沟槽内有多晶硅栅极和栅氧化层，所述栅氧化层形成在沟槽表面，所述沟槽内还包含介电常数不大于栅氧化层的绝缘介质层，所述绝缘介质层将多晶硅栅极靠近沟槽底部一侧分割成分别靠近两侧p型体区的两部分，并且所述多晶硅栅极靠近沟槽底部一侧对应的沟槽底部与n-外延层之间形成p型掺杂区，所述多晶硅栅极靠近沟槽底部的一侧的投影在p型掺杂区内。

优选的，所述绝缘介质层的介电常数小于栅氧化层。

优选的，所述绝缘介质层顶部到沟槽底部的距离大于n+有源区底部到沟槽底部的距离。

优选的，所述绝缘介质层材料为氧化硅、氮化硅或氮氧化硅。

优选的，所述p型掺杂区掺杂浓度小于p型体区掺杂浓度。

优选的，所述p型掺杂区连续地形成在沟槽底部。

优选的，所述p型掺杂区两侧与n+有源区在n-外延层投影有重叠。

一种沟槽式场效应晶体管制造方法，包括以下步骤：

(1)提供一衬底，并在所述衬底上依次形成n-外延层以及p型体区；

(2)由刻蚀工艺形成通过所述p型体区直到所述n-外延层的沟槽；

(3)通过掺杂工艺在所述沟槽底部形成p型掺杂区；

(4)在所述沟槽表面形成栅氧化层；

(5)在所述沟槽内形成多晶硅栅极，所述多晶硅栅极靠近沟槽底部一侧被绝缘介质层分隔成分别靠近两侧p型体区的两部分；

(6)在所述p型体区上沟槽上部两侧掺杂形成n+有源区。

优选的，步骤(4)通过热氧化法形成栅氧化层。

优选的，步骤(5)为首先在沟槽内部分沉积掺杂多晶硅，然后刻蚀中央区域，并在刻蚀掉的中央区域内填充绝缘介质形成绝缘介质层，最后再次沉积掺杂多晶硅填满沟槽，形成多晶硅栅极。

相对于现有技术，本发明具有以下优点：

本发明沟槽式场效应晶体管绝缘介质层将多晶硅栅极靠近沟槽底部一侧被分割成分别靠近两侧p型体区的两部分，部分减小了多晶硅栅极与栅氧化层的接触面积，进而减少多晶硅栅极、栅氧化层与n-外延层产生的栅-漏寄生电容，提高开关速度；同时设置绝缘介质层，场效应管工作时，增强靠近两侧p型体区的多晶硅栅极上电流密度，快速感应出导电沟道，进一步增加开启速度；多晶硅栅极靠近沟槽底部一侧对应的沟槽底部与n-外延层之间形成p型掺杂区，p型掺杂区与n-外延层形成pn结，增加击穿电压。

附图说明

图1为本发明第一实施例的沟槽式场效应晶体管剖面结构示意图；

图1A-图1F，本发明第一实施例的沟槽式场效应晶体管制造过程剖面结构示意图；

图2为本发明第二实施例的沟槽式场效应晶体管剖面结构示意图；

图3为本发明第三实施例的沟槽式场效应晶体管剖面结构示意图；

图4为本发明第四实施例的沟槽式场效应晶体管剖面结构示意图。

具体实施方式

为了更好地理解本发明，下面结合附图以及实施例对本发明作进一步介绍，实施例仅限于解释本发明，并不对本发明构成任何限定。

第一实施例

如图1所示，本实施例沟槽式场效应晶体管，包括衬底10，形成在所述衬底10表面的n-外延层20，形成在所述n-外延层20表面的p型体区30，所述p型体区30顶部设有n+有源区40，沟槽50延伸通过所述n+有源区40与p型体区30直到所述n-外延层20，所述沟槽50内有多晶硅栅极60和栅氧化层70，所述栅氧化层70形成在沟槽50表面，所述沟槽50内还包含介电常数不大于栅氧化层70的绝缘介质层80，所述绝缘介质层80将多晶硅栅极60靠近沟槽50底部一侧分割成分别靠近两侧p型体区30的两部分，并且所述多晶硅栅极60靠近沟槽50底部一侧对应的沟槽50底部与n-外延层20之间形成p型掺杂区90，所述多晶硅栅极60靠近沟槽50底部的一侧的投影在p型掺杂区90内。

所述衬底10掺有高浓度n型掺杂剂，与掺杂浓度低的n-外延层20形成漏极区，用以降低漏极区电阻值，n-外延层20掺有低浓度的n型掺杂剂以增加沟槽式场效应晶体管的击穿电压；p型体区30形成在所述n-外延层20表面，多晶硅栅极60电压大于阈值电压时，p型体区30面向多晶硅栅极60的区域形成导电沟道，所述导电沟道用于建立高掺杂浓度的n+有源区40和对应于漏极区n-外延层20之间的电性连接。

所述沟槽50内还包含绝缘介质层80，所述绝缘介质层80将多晶硅栅极60靠近沟槽50底部一侧分割成分别靠近两侧p型体区30的两部分，绝缘介质层80的设置使得本实施例相对Trench MOSFET常规结构靠近沟槽底部的多晶硅栅极60与栅氧化层70的接触面积减小，进而减少多晶硅栅极60、栅氧化层70与n-外延层20产生的栅-漏寄生电容，或者从另一个角度上讲，而远离沟槽底部的多晶硅栅极60与n-外延层20的距离增加，进而减少多晶硅栅极60、栅氧化层70与n-外延层20产生的栅-漏寄生电容；同时设置绝缘介质层80，场效应管工作时，增强靠近两侧p型体区30的多晶硅栅极60上电流密度，快速感应出导电沟道，进一步增加开启速度。

绝缘介质层80材料可为氧化硅、氮化硅或氮氧化硅，优选的，所述绝缘介质层80的介电常数小于栅氧化层70，进一步减小减少多晶硅栅极60、栅氧化层70与n-外延层20产生的栅-漏寄生电容。

多晶硅栅极60靠近沟槽50底部一侧对应的沟槽50底部与n-外延层20之间形成p型掺杂区90，p型掺杂区90与n-外延层20形成pn结，防止沟槽50下方强电场击穿，增加击穿电压，优选的，所述p型掺杂区90掺杂浓度小于p型体区30掺杂浓度，增强抗压性能。

本实施例沟槽式场效应晶体管制造方法过程剖面结构示意图如图1A-图1F所示。

包括以下步骤：

(1)如图1A，提供一衬底10，并在所述衬底上依次形成n-外延层20以及p型体区30；

(2)如图1B，由掩膜光刻等刻蚀工艺形成通过所述p型体区30直到所述n-外延层20的沟槽50；

(3)如图1C，通过扩散或离子注入等掺杂工艺在所述沟槽50底部形成p型掺杂区90；

(4)如图1D，热氧化p型体区30上表面以及沟槽表面在所述沟槽表面形成栅氧化层70；

(5)如图1E，沉积湿法刻蚀等工艺，在所述沟槽50内部分沉积掺杂多晶硅，然后刻蚀中央区域，在刻蚀掉的中央区域内填充绝缘介质形成绝缘介质层80，最后再次沉积掺杂多晶硅填满沟槽50，形成多晶硅栅极60；

(6)如图1F，在所述p型体区30上沟槽50上部两侧掺杂形成n+有源区40,去除p型体区30上表面的氧化膜。

第二实施例

如图2所示，第二实施例相对于第一实施例，绝缘介质层80顶部到沟槽50底部的距离大于n+有源区40底部到沟槽50底部的距离，使得整个p型体区30对应的多晶硅栅极60电流密度均匀增强，更好地增加开启速度。

第三实施例

如图3所示，第三实施例相对于第一实施例，所述p型掺杂区90连续地形成在沟槽50底部，增加对多晶硅栅极60强电压的抗击性能，同时可以简化掺杂形成p型掺杂区90的工艺过程。

第四实施例

如图4所示，第四实施例相对于第三实施例，所述p型掺杂区90两侧与n+有源区40在n-外延层20投影有重叠，掺杂形成p型掺杂区90的工艺过程中由于扩散作用，本实施例相对于第一实施例以及第三实施例更容易实现，同时，在截止状态下，源极接地，漏极加上正向电压时，所述p型掺杂区90两侧与n+有源区40在n-外延层20投影有重叠，形成的pn结可增加源漏之间的抗压性能。