半导体装置的制作方法

本公开有关于一种半导体装置的形成方法，且特别有关于一种以变电阻材料形成储存单元结构的形成方法。

背景技术：

半导体元件被应用在多种电子应用上，例如个人电脑、手机、数码相机、及其他电子设备。半导体元件通常依序沉积绝缘层或介电层、导电层、以及半导体材料层在半导体基板上，再以微影制程将各材料层图案化以形成电路元件及要素。

电阻随机存取存储器(resistiverandom-accessmemory,rramorreram)是一种新的非挥发性随机存取存储器。电阻随机存取存储器以改变固态材料的电阻运作，而据信在不久的未来可用以取代快闪存储器。然而，虽然现有的电阻随机存取存储器对于原目的来说已经足够，但当元件继续缩小，其并非在各个面向皆令人满意。

技术实现要素：

一种半导体装置，包括:基板及基板之上的储存单元结构。储存单元结构包括：第一电极层于基板之上，变电阻材料层于第一电极层之上，第二电极层于变电阻材料层之上。其中变电阻材料层包括半金属或半金属合金。

附图说明

以下将配合所附附图详述本公开的实施例。应注意的是，依据在业界的标准做法，各种特征并未按照比例绘制且仅用以说明例示。事实上，可能任意地放大或缩小元件的尺寸，以清楚地表现出本公开的特征。

图1a-1d根据一些实施例绘示出一储存单元结构的形成方法的各阶段剖面图。

图2a-2c根据一些实施例绘示出不同操作状态下的储存单元结构剖面图。

图3a根据一些实施例绘示出写入电流脉冲的电流态势。

图3b根据一些实施例绘示出写入电流脉冲施加时，变电阻材料层的温度。

图4a根据一些实施例绘示出抹除电流脉冲的电流态势。

图4b根据一些实施例绘示出抹除电流脉冲施加时，变电阻材料层的温度。

图5根据一些实施例绘示出一储存单元结构100’的剖面图。

图6根据一些实施例绘示出一半导体装置的剖面图。

图7根据一些实施例绘示出一半导体装置的布局。

【符号说明】

100、100a、100b、100c、100’、100’’～储存单元结构

102～基板

104～第一电极层

106～介电层

108～孔洞

110、110a、110b、110c、110’、110’’～变电阻材料层

112～变电阻材料层的主要部分

114～变电阻材料层的顶部

116～第二电极层

700～半导体结构

701～纳米线场效晶体管结构

703～纳米线结构

705～栅极结构

707～栅极介电层

709～栅极电极层

711～源极结构

713～漏极结构

715～层间介电层

800～半导体结构

803～储存单元结构

805-1、805-2、805-3、805-4～位元线

816-1、816-2、816-3、816-4～字元线

d1、d2～直径

i1、i2～电流

t1、t2、t3、t4、t5、t6、t7、t8～时间

具体实施方式

以下公开许多不同的实施方法或是例子来实行本公开的不同特征，以下描述具体的元件及其排列的实施例以阐述本公开。当然这些实施例仅用以例示，且不该以此限定本公开的范围。例如，在说明书中提到第一特征形成于第二特征之上，其包括第一特征与第二特征是直接接触的实施例，另外也包括于第一特征与第二特征之间另外有其他特征的实施例，亦即，第一特征与第二特征并非直接接触。此外，在不同实施例中可能使用重复的标号或标示，这些重复仅为了简单清楚地叙述本公开，不代表所讨论的不同实施例及/或结构之间有特定的关系。

此外，其中可能用到与空间相关用词，例如“在…下方”、“下方”、“较低的”、“上方”、“较高的”及类似的用词，这些空间相关用词为了便于描述图示中一个(些)元件或特征与另一个(些)元件或特征之间的关系，这些空间相关用词包括使用中或操作中的装置的不同方位，以及附图中所描述的方位。当装置被转向不同方位时(旋转90度或其他方位)，则其中所使用的空间相关形容词也将依转向后的方位来解释。

本公开提供半导体结构和形成方法的一些实施例。该半导体结构可包含储存单元结构，例如电阻随机存取储存单元结构。该储存单元结构可包括第一电极层，变电阻材料层，及第二电极层。变电阻材料层可于第一和第二电极层之间，并可被外加于此的电流脉冲熔化并再结晶。利用外加不同电流态势(currentprofile)的电流脉冲，变电阻材料层的晶粒尺寸可不同，可储存于储存单元结构的信息可被储存。

根据一些实施例，图1a至1d绘示出储存单元结构100的形成方法的各阶段剖面。根据一些实施例，如图1a所示，第一电极层104位于基板102之上。

根据一些实施例，基板102为一半导体晶片，例如硅晶片。基板102可替换成或附加包括基本半导体材料、化合物半导体材料、及/或合金半导体材料。举例来说(但不限于)基本半导体材料可为结晶硅(crystalsilicon)、多晶硅(polycrystallinesilicon)、非晶硅(amorphoussilicon)、锗(germanium)及/或金刚石(diamond)。举例来说(但不限于)化合物半导体材料可为碳化硅(siliconcarbide)、砷化镓(galliumarsenic)、磷化镓(galliumphosphide)、磷化铟(indiumphosphide)、砷化铟(indiumarsenide)、及/或锑化铟(indiumantimonide)。举例来说(但不限于)合金半导体材料可为硅锗(sige)、砷磷化镓(gaasp)、铟砷化铝(alinas)、镓砷化铝(algaas)、铟砷化镓(gainas)、铟磷化镓(gainp)、及/或磷砷化镓铟(gainasp)。

此外，基板102可包含多个结构，如掺杂区、层间介电层(ild)、导电元件、及/或隔离结构。此外，基板102可更包含了用以图案化的单一或多层材料。举例来说，材料层可包含硅层、介电层、及/或掺杂多晶硅(poly-silicon)层。在一些实施例中，基板102包含主动元件或电路，如晶体管、导电元件、植入区域、电阻、电容及其他半导体零件。

根据一些实施例，如图1a绘示，第一电极层104于基板102之上。在一些实施例中，第一电极层104可为氮化钛(tin)、氮化钽(tan)、铂(pt)、钌(ru)、铱(ir)、钛(ti)、铝(al)、铜(cu)、钽(ta)、钨(w)、铱钽(irta)合金、氧化铟锡(ito)、或是前述的组合。第一电极层可由沉积制程形成，例如化学气相沉积(cvd)制程、物理气相沉积(pvd)制程、原子层沉积(ald)制程、高密度等离子体化学气相沉积(hdpcvd)制程、金属有机化学气相沉积(mocvd)制程、电镀制程、或等离子体辅助化学气相沉积(pecvd)制程。第一电极板104可以微影及蚀刻技术图案化。

根据一些实施例，如图1a绘示，在第一电极层104形成后，介电层106位于第一电极层104之上。在一些实施例中，介电层106由介电材料构成，如氧化硅(siliconoxide)、氮化硅(siliconnitride)、氮氧化硅(siliconoxynitride)、及/或其他可用的低介电常数材料。在一些实施例中，介电层106包含多层不同的介电材料。介电层106可由化学气相沉积(cvd)制程、物理气相沉积(pvd)制程、原子层沉积(ald)制程、旋转涂布(spin-oncoating)、或其他可用的制程所形成。

根据一些实施例，如图1b绘示，在介电层106形成之后，孔洞108于介电层106中形成。孔洞108可以任何可用的图案化制程形成。在一些实施例中，孔洞108具有相对小的直径d1，因此在此沟槽中的变电阻材料层在后续制程中可具可应用的物理特性(细节后述)。

在孔洞108形成后，一部分的第一电极层104因孔洞108暴露于外。根据一些实施例，如图1c绘示，接着变电阻材料层110填于孔洞108中。变电阻材料层110形成于第一电极层104暴露出的部分，因此变电阻材料层直接与第一电极层104接触。

变电阻材料层110的电阻可对应于其晶粒尺寸。在一些实施例中，变电阻材料层110的电阻随着其晶粒尺寸改变。举例来说，变电阻材料层110为第一晶粒尺寸时具第一电阻，变电阻材料层110为第二晶粒尺寸时具和第一电阻不同的第二电阻。变电阻材料层110的晶粒尺寸可随熔化并后续再结晶而改变。

在一些实施例中，变电阻材料层110的熔点介于约摄氏150度至约摄氏300度之间。在一些实施例中，变电阻材料层110具有比摄氏200度高的熔点。变电阻材料层110的材料可选择熔点足够高的材料，因此不会被电路操作的热熔化，但也足够低因此电路不会在熔化变电阻材料层110时被损伤(细节后述)。

在一些实施例中，变电阻材料层110包括半金属(semimetal)或半金属合金(semimetalalloy)。在一些实施例中，变电阻材料层110包括铋(bi)、锡(sn)、或是前述的合金。在一些实施例中，变电阻材料层110更包含掺杂物，例如n型掺杂物或p型掺杂物。在一些实施例中，变电阻材料层110掺杂有锡、碲、硼、磷、砷、锑、铟、镓、或类似元素。

在一些实施例中，变电阻材料层110可由电镀制程、化学气相沉积(cvd)制程、物理气相沉积(pvd)制程、或原子层沉积(ald)制程形成。如前所述，孔洞108直径可为相对地小，因此可以电镀制程形成变电阻材料层110于孔洞108中。在一些实施例中，如图1b绘示的结构，浸于包含氯化铋(bicl3)及氯化碲(tecl3)的溶液，执行电镀制程以形成变电阻材料110。产生的变电阻材料110为掺杂有碲的铋。在一些实施例中，如图1b绘示的结构浸于一包含氯化铋(bicl3)及氯化锡(sncl3)的溶液，执行一电镀制程以形成变电阻材料110。产生的变电阻材料110为掺杂有锡的铋。

在一些实施例中，如图1c绘示，变电阻材料层包含主要部分112于孔洞108中，以及顶部114于主要部分112之上。如图1c绘示，孔洞108填以变电阻材料层110以形成主要部分112，因此变电阻材料层110的主要部分112亦具直径d1。在一些实施例中，变电阻材料层110的主要部分112的直径d1范围介于约5纳米至约40纳米之间。如前所述，变电阻材料层110可为半金属，例如铋。当该材料的直径缩小时，半金属的能带隙增加。因此，当变电阻材料层110具有相对小的直径时，变电阻材料层110可如半导体材料运作。

如图1c绘示，变电阻材料层110的主要部分112嵌于介电层106中，变电阻材料层110的顶部114延伸于该介电层106的顶表面上。在一些实施例中，顶部114的直径d2大于主要部分112的直径d1。顶部114的某部份延伸于该介电层106的顶表面上。因此，变电阻材料层110与其上方元件的接触面积可增加。

根据一些实施例，如图1d绘示，在变电阻材料层110形成后，第二电极层116形成于变电阻材料层110之上。在一些实施例中，第二电极层116可为氮化钛(tin)、氮化钽(tan)、铂(pt)、钌(ru)、铱(ir)、钛(ti)、铝(al)、铜(cu)、钽(ta)、钨(w)、铱钽(irta)合金、氧化铟锡(ito)、或是前述的组合。在一些实施例中，第二电极层116和第一电极层104为相同的导电材料。

应注意的是，虽然如图图1c及1d绘示，变电阻材料层110被分为主要部分112及顶部114，所绘的虚线是为帮助了解本公开的概念。换言之，在主要部分112及顶部114中并无实际界面。

在一些实施例中，储存单元结构110中的第一电极层104、变电阻材料层110、第二电极层116用以做为电阻随机存取储存单元结构。变电阻材料层110被配置以记录信息。如前所述，变电阻材料层110的电阻值随其晶粒尺寸改变。因此，一电流脉冲可施加于变电阻材料层110以熔化并再结晶。此外，通过调整变电阻材料层110的结晶速率可控制产生的变电阻材料层110的晶粒尺寸。于是，资料可使用施加电流脉冲方式储存于储存单元结构110中。

根据一些实施例，如图2a-2c绘示为不同操作状态下的储存单元结构剖面。如图2a所绘示的第一状态储存单元结构100a，可类似或等同于前述的储存单元结构100。在一些实施例中，第一储存单元结构100a包括第一电极板104形成于基板102之上，第一变电阻材料层110a形成于第一电极板104之上，以及第二电极板106形成于该变电阻材料层110a之上。用以形成第一状态变电阻材料层110a的材料及方法可与前述用以形成变电阻材料层110者相同。

在一些实施例中，第一状态变电阻材料层110a为半金属或其合金，例如铋。此外，第一状态变电阻材料层110a的电阻随其晶粒尺寸改变。因此，施加电流脉冲于第一状态变电阻材料层110a，资料可被写入、抹除、及读取。

在第一状态储存单元结构100a中，第一状态变电阻材料层110a可为其原始状态，具第一晶粒尺寸及第一电阻。在一些实施例中，第一状态变电阻材料层110a的第一晶粒尺寸范围介于约2纳米至约10纳米之间。

根据一些实施例，如图2b绘示，写入电流脉冲施加于第一状态变电阻材料层110a以改变其晶粒尺寸。根据一些实施例，图3a绘示出写入电流脉冲的电流态势。根据一些实施例，图3b绘示出当写入电流脉冲施加时，变电阻材料层时的温度。如图3a及3b所示，变电阻材料层的温度对应于给定电流的强度。

在一些实施例中，如图3a绘示，写入电流具第一上升缘(risingedge)、第一下降缘(fallingedge)、第一脉宽(pulsewidth)。第一上升缘被定义为在t1到t2之间，提供由0至i1电流。第一下降缘被定义为在t3到t4之间，提供由i1至0电流。第一脉宽被定义为该电流持续的时间，例如从t1到t4。

写入电流脉冲施加于第一状态变电阻材料层110a将其熔化并转换至第二状态变电阻材料层110b。亦即第一变电阻材料层110a以被施加写入电流脉冲加热。因此，写入电流脉冲必须调整以提供足够的热以熔化第一状态变电阻材料层110a。

除此之外，如图3a绘示，写入电流脉冲的第一下降缘具一相对大斜率。亦即如图3b绘示，在第一状态变电阻材料层110a熔化后，以快速冷却制程再结晶。因此，根据一些实施例，施加以写入电流脉冲，第一状态变电阻材料层110a转换为第二状态变电阻材料层110b，具较大的晶体以及较低的电阻。

第二状态变电阻材料层110b具第二晶粒尺寸及第二电阻，在一些实施例中，第二状态变电阻材料层110b的第二晶粒尺寸大于第一状态变电阻材料层110a的第一晶粒尺寸，第二状态变电阻材料层110b的第二电阻小于第一状态变电阻材料层110a的第一电阻。在一些实施例中，第二状态变电阻材料层110b为单晶。

在一些实施例中，如图2c绘示，抹除电流脉冲施加于第二状态变电阻材料层110b以改变其晶粒尺寸。根据一些实施例，图4a绘示出抹除电流脉冲的电流态势。根据一些实施例，图4b绘示出当抹除电流脉冲施加时，变电阻材料层时的温度。如图4a及4b所示，变电阻材料层的温度对应于给定电流的强度。

在一些实施例中，如图4a绘示，抹除电流脉冲具第二上升缘(risingedge)、第二下降缘(fallingedge)、第二脉宽(pulsewidth)。第二上升缘被定义为在t5到t6之间，提供由0至i2电流。第二下降缘被定义为在t7到t8之间，提供由i2至0电流。第二脉宽被定义为该电流持续的时间，例如从t5到t8。

抹除电流脉冲施加于第二状态变电阻材料层110b将其熔化并转换至第三状态变电阻材料层110c。亦即第二变电阻材料层110b以被施加抹除电流脉冲加热。因此，抹除电流脉冲必须调整以提供足够的热以熔化第二状态变电阻材料层110b。除此之外，如图4a绘示，抹除电流脉冲的第二下降缘具一相对小斜率。亦即如图4b绘示，在第二状态变电阻材料层110b熔化后，以慢速冷却制程再结晶。因此，根据一些实施例，施加以抹除电流脉冲，第二状态变电阻材料层110b转换为第三状态变电阻材料层110c，具较小的晶体以及较高的电阻。

第三状态变电阻材料层110c具第三晶粒尺寸及第三电阻，在一些实施例中，写入电流脉冲的第一电流脉冲振幅(amplitude)(i1)大体上等于抹除电流脉冲的第二电流脉冲振幅(i2)。写入电流脉冲的第一上升缘的斜率大体上等于抹除电流脉冲的第二上升缘的斜率。然而，写入电流脉冲的第一下降缘大于抹除电流脉冲的第二下降缘。亦即，当施加以写入电流脉冲时，以快速冷却制程再结晶第二变电阻材料层110b。另一方面，当施加以抹除电流脉冲，以慢速冷却制程再结晶第三变电阻材料层110c。因此，在一些实施例中，第二状态变电阻材料层110b的第二晶粒尺寸大于第三状态变电阻材料层110c的第三晶粒尺寸。此外，在一些实施例中，第二状态变电阻材料层110b的第二电阻小于第三状态变电阻材料层110c的第三电阻。

在一些实施例中，第三状态变电阻材料层110c的第三晶粒尺寸大于第一状态变电阻材料层110a的第一晶粒尺寸，且第三状态变电阻材料层110c的第三电阻小于第一状态变电阻材料层110a的第一电阻。

读取电流脉冲可施加于变电阻材料层以量测变电阻材料层的电阻。如前所述，施加以不同的电流脉冲(例如：写入电流脉冲或抹除电流脉冲)，变电阻材料层的晶粒尺寸会被改变，因此变电阻材料层的电阻会被改变。于是，施加以读写电流脉冲以量测变电阻材料层的电阻，储存单元结构的状态(例如：第二状态储存单元结构100b或第三状态储存单元结构100c)可被得知，资料可被读取。

既然施加读取电流脉冲是为量测变电阻材料层的电阻，读取电流脉冲应相对小，因此变电阻材料层不会熔化。在一些实施例中，读取电流脉冲的电流脉冲振幅小于写入电流脉冲的第一电流脉冲振幅(i1)及抹除电流脉冲的第二电流振幅(i2)。在一些实施例中，读取电流脉冲的脉宽小于写入电流脉冲的第一脉宽及抹除电流脉冲的第二脉宽。

根据一些实施例，如图5绘示，为一储存单元结构100’的剖面。除了变电阻材料层的顶部被移除之外，储存单元结构100’类似或等同于前述的储存单元结构100。用以形成储存单元结构100’的制程与材料可类似或等同于前述的用以形成储存单元结构100，此处不重述。

更具体来说，可执行图1a至图1c制程。然而，在第二电极层116形成前，可进行抛光制程以去除变电阻材料层的顶部。因此，产生的变电阻材料层110’大体上与介电层106的上表面等高。

类似于前述的储存单元结构，变电阻材料层110’及储存单元结构100’被配置以施加写入电流脉冲或抹除电流脉冲以改变晶粒尺寸用以储存资料。此外，可施加读取电流脉冲以量测变电阻材料层100’的电阻。

如前所述，储存单元结构(例如：储存单元结构100)的变电阻材料层(例如：变电阻材料层110)可以施加写入电流脉冲或抹除电流脉冲储存资料，储存的资料可由施加读取电流脉冲读取。在一些实施例中，由在储存单元结构之下的晶体管施加电流脉冲予变电阻材料层。

根据一些实施例，如图6绘示为半导体结构700的剖面。半导体结构700包括纳米线场效晶体管(nanowirefieldeffecttransistor)结构701于基板102之上，储存单元结构100’’于纳米线场效晶体管结构701之上。纳米线场效晶体管结构701可用以提供电流脉冲(例如：写入电流脉冲、抹除电流脉冲、或读取电流脉冲)予储存单元结构100”以改变其中变电阻材料层的晶粒尺寸或读取变电阻材料层的电阻。

更具体来说，储存单元结构100”包含第一电极层104，变电阻材料层110于第一电极层104之上，及第二电极层116于变电阻材料层110之上。第一电极层104和变电阻材料层110被介电层106所包围。用以形成储存单元结构100’’的制程与材料可类似或等同于前述的用以形成储存单元结构100，此处不重述。

根据一些实施例，如图6绘示，纳米线场效晶体管结构701包括纳米线结构703，栅极结构705包围于纳米线结构703。在一些实施例中，栅极结构705包含栅极介电层707及栅极电极层709。源极结构711和漏极结构713相邻于栅极结构705并位于纳米线结构703的相反端。源极结构711被层间介电层(interlayerdielectriclayer)包围。

根据一些实施例，如图6绘示，第一电极层104在纳米线场效晶体管结构701的漏极结构713之上。在一些实施例中，漏极结构713直接与第一电极层104接触。此外，纳米线场效晶体管701被配置以施加电流脉冲以改变变电阻材料层110的晶粒尺寸。例如：写入电流脉冲、抹除电流脉冲、或/及读取电流脉冲(如图2a至2c所示及前述)可施加于储存单元结构100”。此外，施加于储存单元结构100’’的电流脉冲可被栅极结构705所控制，因此资料可被写入、抹除、或读取于储存单元结构100’’。

此外，如上所述，变电阻材料层110为具适当熔点的材料。例如：变电阻材料层110材料熔点足够高，以致变电阻材料110的状态不会被下方的操作元件(例如：晶体管)的热所改变(例如：熔化)。另一方面，变电阻材料层110的材料熔点足够低，能以提供电流脉冲方式熔化并再结晶，而此时熔点并不会太高而损伤下方的操作元件(例如：晶体管)。

在一些实施例中，纳米线结构703为硅。纳米线结构703可替换成或附加下列材料：包括元素半导体材料、化合物半导体材料、及/或合金半导体材料。举例来说(但不限于)，元素半导体材料可为结晶硅(crystalsilicon)、多晶硅(polycrystallinesilicon)、非晶硅(amorphoussilicon)、锗(germanium)及/或金刚石(diamond)。举例来说(但不限于)化合物半导体材料可为碳化硅(siliconcarbide)、砷化镓(galliumarsenic)、磷化镓(galliumphosphide)、磷化铟(indiumphosphide)、砷化铟(indiumarsenide)、及/或碲化铟(indiumantimonide)。举例来说(但不限于)合金半导体材料可为硅锗(sige)、砷磷化镓(gaasp)、铟砷化铝(alinas)、镓砷化铝(algaas)、铟砷化镓(gainas)、铟磷化镓(gainp)及/或磷砷化镓铟(gainasp)。

在一些实施例中，栅极介电层707为氧化硅(siliconoxide)、氧化铪(hfo2)、硅氧化铪(hfsio)、氮氧硅铪化合物(hfsion)、钽氧化铪(hftao)、钛氧化铪(hftio)、锆氧化铪(hfzro)、氮化硅(siliconnitride)、氮氧化硅(siliconoxynitride)、氧化锆(zirconiumoxide)、氧化钛(titaniumoxide)、氧化铪-氧化铝(hfo2-al2o3)合金、及其他可用的介电材料。

在一些实施例中，栅极电极层709包括单层或多层结构。在一些实施例中，栅极电极层709为多晶硅(polysilicon)。在一些实施例中，栅极电极层709包括功函数金属层及金属栅极电极层。功函数金属层可调变以具适当功函数。例如：若p型晶体管(pmos)需p型功函数金属(p-metal)，可用p型功函数材料。p型功函数材料举例来说包括(但不限于)：氮化钛(tin)、碳化钽(tac)、氮化钨(wn)、钨(w)、钌(ru)、钯(pd)、铂(pt)、钴(co)、镍(ni)、p型多晶硅、导电金属氧化物、及/或其他可用材料。

另一方面，若n型晶体管(nmos)需n型功函数金属(n-metal)，可用n型功函数材料。n型功函数材料举例来说包括(但不限于)：钛铝(tial)、铝氮化钛(tialn)、碳氮化钽(tacn)、铪(hf)、锆(zr)、钛(ti)、钽(ta)、铝(al)、金属碳化物(metalcarbides)(例如：碳化铪(hfc)、碳化锆(zrc)、碳化钛(tic)、碳化铝(alc))、铝化物、n型多晶硅、钇(y)、铒(er)、及/或其他可用材料。

金属栅极电极层可于功函数金属层之上，且可为导电材料，例如铝(aluminum)、铜(copper)、钨(tungsten)、钛(titanium)、钽(tantalum)、氮化钛(titaniumnitride)、氮化钽(tantalumnitride)、镍硅化物(nickelsilicide)、钴硅化物(cobaltsilicide)、碳化钽(tac)、硅氮化钽(tasin)、碳氮化钽(tacn)、铝化钛(tial)、铝氮化钛(tialn)、及其他可用材料。

在一些实施例中，在纳米线结构703掺杂掺杂物以形成源极结构711及漏极结构713。在一些实施例中，源极结构711及漏极结构713以磊晶(epitaxial)制程成长应变材料(strainedmaterial)。此外，应变材料的晶格常数可和基板102的晶格常数不同。在一些实施例中，源极结构711及漏极结构713包括锗(ge)、硅锗(sige)、砷化铟(inas)、镓砷化铟(ingaas)、锑化铟(insb)、砷化镓(gaas)、锑化镓(gasb)、铝磷化铟(inalp)、磷化铟(inp)、或前述的组合。

在一些实施例中，层间介电层715包含多层多介电材料，例如氧化硅(siliconoxide)、氮化硅(siliconnitride)、氮氧化硅(siliconoxynitride)、磷硅酸盐玻璃(phosphatesilicateglass，psg)、硼磷硅玻璃(boronphosphatesilicateglass，bpsg)、低介电常数(low-k)介电材料、及/或其他可用介电材料。低介电常数介电材料包括但不限于：氟硅玻璃(fluorinatedsilicaglass，fsg)、碳掺杂氧化硅(carbondopedsiliconoxide)、氟化非晶碳(amorphousfluorinatedcarbon)、聚对二甲苯(parylene)、双苯基环丁烯(bis-benzocyclobutenes，bcb)、或聚酰亚胺(polyimide)。层间介电层715可由化学气相沉积制程(chemicalvapordeposition，cvd)、物理气相沉积制程(physicalvapordeposition，pvd)、原子层沉积制程(atomiclayerdeposition，ald)、旋转涂布制程、或其他可用制程形成。

如前所述，栅极结构705可施加一电流脉冲于储存单元结构100”的变电阻材料层110。因此，半导体结构700中栅极结构705可被视为位元线(bitline)，第二电极层116可被视为字元线(wordline)。栅极结构705(位元线)及第二电极层(字元线)由上方俯视可为正交。

应注意的是，虽然如图6所绘示为纳米线场效晶体管结构701，其余类型的晶体管可用以施加电流脉冲。例如：储存单元结构(例如：储存单元结构100、100’、及100”)可位于鳍式场效晶体管(finfet)、水平纳米线场效晶体管(horizontalnanowirefet)、或平面场效晶体管(planarfet)的相邻于栅极结构的漏极结构上。

根据一些实施例，如图7绘示为半导体结构800的布局。在一些实施例中，半导体结构800包括字元线816-1、816-2、816-3及816-4，以及位元线805-1、805-2、805-3及805-4，储存单元结构位于每一字元线及位元线的交叉点。

在一些实施例中，写入电流脉冲由位元线805-4施加于字元线816-1，所以储存单元结构803的变电阻材料层可熔化并再结晶于快速冷却制程，类似或等同于第2b及3a图及前述。因此，资料可写入于储存单元结构803。

在一些实施例中，抹除电流脉冲由位元线805-4施加于字元线816-1，所以储存单元结构803的变电阻材料层可熔化并再结晶于慢速冷却制程，类似或等同于第2c及3b图及前述。因此，资料可抹除于储存单元结构803。

在一些实施例中，读取电流脉冲由位元线805-4施加于字元线816-1，所以储存单元结构803的变电阻材料层的电阻可被量测。因此，资料可读取于储存单元结构803。

金属的电阻不随晶粒尺寸改变。另一方面，半导体材料如锗碲(gete)，电阻随其晶粒大小改变。然而，半导体材料的熔点可能太低，因此当半导体材料被放置于太靠近逻辑晶体管旁时，容易在逻辑晶体管操作时熔化。

因此，本公开的一些实施例中，储存单元结构(例如：储存单元结构100、100’、100”)包括变电阻材料(例如：变电阻材料110)。在一些实施例中，变电阻材料层为半金属或其合金。变电阻材料层的电阻随其晶粒尺寸不同。亦即变电阻材料层的电阻随变电阻材料的晶粒大小改变。因此，可用以记录储存单元结构中信息。

此外，因基板102可包括逻辑元件，例如晶体管，变电阻材料层的熔点可为足够高因此不被逻辑元件运作产生的热所熔化。另一方面，变电阻材料层的熔点不可太高，因此逻辑元件不会被用以熔化变电阻材料层的热所损伤。既然储存单元结构的变电阻材料层不被损伤也不损伤逻辑元件，逻辑元件与储存单元结构可位于同一基板102(例如：硅晶片)。因此产生的半导体结构尺寸可极小化，而半导体结构制造过程中的对准可改善。

并且，变电阻材料可被施加以电流脉冲以改变其晶粒尺寸而加热。更具体来说，电流脉冲可提供热予变电阻材料层，因此变电阻材料层可被熔化及再结晶。施加不同电流态势的电流脉冲，变电阻材料层的再结晶速率将不同。因此变电阻材料层的晶粒结构将不同。

在一些实施例中，当施加以写入电流脉冲时，变电阻材料层的晶粒尺寸增大。在一些实施例中，当施加以抹除电流脉冲时，变电阻材料层的晶粒尺寸缩小。在一些实施例中，电流脉冲可由晶体管结构(例如：纳米线场效晶体管结构701)施加。举例来说，第一电极层(例如：第一电极板104)可位于晶体管结构中相邻于栅极结构(例如：栅极结构705)的漏极结构(例如：漏极结构713)。因此，电流脉冲可由栅极结构施加并控制。此外，储存单元结构的制程可实现于现有制造制程，不需加入许多复杂制程。

本公开提供半导体结构的实施例。半导体结构包括储存单元结构。储存单元结构包含第一电极层，变电阻材料层，及第二电极板。变电阻材料层包括半金属或其合金，因此变电阻材料层的电阻随变电阻材料的晶粒尺寸改变。于是，变电阻材料可以改变变电阻材料的晶粒尺寸以储存信息。

一些实施例中提供半导体结构。半导体结构包含基板、储存单元结构形成于基板之上。此外，半导体结构包括第一电极层于基板之上，及变电阻材料层于第一电极层之上。储存单元材料更包括了第二电极层于变电阻材料层之上。此外，变电阻材料层包括半金属或半金属合金。

一些实施例中提供半导体结构。半导体结构包含基板及栅极结构于基板之上。半导体结构更包括了漏极结构相邻于栅极结构，第一电极层于漏极结构之上。半导体结构更包括了变电阻材料层于第一电极层之上，第二电极层于变电阻材料层之上。

在一些实施例中，提供了制造半导体结构的方法。制造半导体结构的方法包括形成第一电极层于基板之上及形成介电层于第一电极层之上。制造半导体结构的方法更包括在介电层中形成一沟槽及在沟槽中形成变电阻材料层。制造半导体结构的方法更包括形成第二电极层于介电层上以包覆变电阻材料层。此外，变电阻材料层具大于约摄氏150度的熔点。

上述内容概述许多实施例的特征，因此任何所属技术领域中具有通常知识者，可更加理解本公开的各面向。任何所属技术领域中具有通常知识者，可能无困难地以本公开为基础，设计或修改其他制程及结构，以达到与本公开实施例相同的目的及/或得到相同的优点。任何所属技术领域中具有通常知识者也应了解，在不脱离本公开的精神和范围内做不同改变、代替及修改，如此等效的创造并没有超出本公开的精神及范围。