用于形成半导体器件的方法与流程

实施例涉及用于形成半导体器件结构的概念，并且具体地涉及用于形成半导体器件的方法。

背景技术：

利用普通的半导体工艺，不能够生成尖锐的轮廓(例如，pn结)，尤其在较大深度处。类似的情况还可以应用于制造外延层。由于后续工艺的高温度预算(尤其是由于在部件的制造工艺开始处执行外延工艺)，外延层的掺杂会经历较强的向外扩散。

技术实现要素：

一些实施例涉及用于形成半导体器件的方法。该方法包括形成与位于半导体衬底中的具有第一导电类型的至少一个半导体掺杂区域相邻的非晶或多晶半导体层。该方法还包括：在形成非晶或多晶半导体层期间或之后，将掺杂物结合到非晶或多晶半导体层中。该方法还包括：退火非晶或多晶半导体层以将非晶或多晶半导体层的至少一部分转换为基本为单晶的半导体层，并且在单晶半导体层中形成具有第二导电类型的至少一个掺杂区域，使得pn结形成在具有第一导电类型的至少一个半导体掺杂区域与具有第二导电类型的至少一个掺杂区域之间。

附图说明

以下将仅通过示例参照附图来描述装置和/或方法的一些实施例，其中：

图1示出了用于形成半导体器件的方法的流程图；

图2A至图2F示出了用于形成半导体器件的方法的示意图；

图3示出了基于激光热退火工艺参数在pn结处的掺杂浓度(掺杂物/cm³)对深度(μm)的示图；

图4A示出了包括隧穿注射绝缘栅型双极晶体管结构的半导体器件的示意图；

图4B示出了隧穿注射绝缘栅型双极晶体管结构的集电极电流Ic(安培)对集电极-发射极电压Vce(伏特)的示图；

图4C示出了隧穿注射绝缘栅型双极晶体管结构的掺杂浓度(掺杂物/cm³)对距离(μm)的示图；

图5A示出了包括背侧空穴的控制注射(CIBH)结构的半导体器件的示图；以及

图5B示出了背侧空穴的控制注射(CIBH)结构的一部分的掺杂浓度(掺杂物/cm³)对距离(μm)的示图。

具体实施方式

现在将参照示出一些示例性实施例的附图更完整地描述各个示例性实施例。在附图中，为了清楚可以放大线、层和/或区域的厚度。

因此，虽然示例性实施例能够实现各种修改和可选形式，但其实施例通过附图中的示例来示出并且详细进行描述。然而，应该理解，不用于将示例性实施例限制为所公开的具体形式，但是相反，示例性实施例覆盖落入本公开范围内的所有修改、等效或替换。类似的符号在附图的描述中表示相似的元件。

应该理解，当元件表示为“连接”或“耦合”至另一元件，其可以直接连接或耦合至另一元件或者可以存在中间元件。相反，当元件表示为“直接连接”或“直接耦合”至另一元件，则不存在中间元件。用于描述元件之间的关系的其他词语应该以类似方式解释(例如，“位于…之间”相对于“直接位于…之间”，“相邻”相对于“直接相邻”等)。

本文使用的术语仅用于描述具体实施例的目的，而不用于限制示例性实施例。如本文所使用的，单数形式“一个”和“该”也用于包括多个，除非另有明确指定。进一步理解，本文使用的术语“包括”指定所提特征、步骤、操作、元件和/或部件的存在，但是不排除一个或多个特征、步骤、操作、元件和/或部件的存在或添加。

除非另有指定，否则本文使用的所有术语(包括技术和科技术语)具有与示例性实施例所属领域技术人员一般理解相同的含义。进一步理解，诸如在常用字典中使用的术语应该理解为具有与相关领域中的含义一致的含义。然而，本公开给出与本领域技术人员一般理解得到含义相偏离的术语的特定含义，这种含义考虑本文给出的定义的特定环境。

图1示出了根据实施例的用于形成半导体器件的方法100的流程图。

方法100包括形成(110)与位于半导体衬底中的具有第一导电类型的至少一个半导体掺杂区域相邻的非晶或多晶半导体层。

方法100还包括在形成非晶或多晶半导体层期间或之后将掺杂物结合(120)到非晶或多晶半导体层中。

方法100还包括退火(130)非晶或多晶半导体层以将非晶或多晶半导体层的至少一部分转换为基本单晶半导体层并且在单晶半导体层中形成具有第二导电类型的至少一个掺杂区域，使得pn结形成在具有第一导电类型的至少一个半导体掺杂区域与具有第二导电类型的至少一个掺杂区域之间。

由于将掺杂物结合(120)到非晶或多晶半导体层和退火(130)非晶或多晶半导体层，可以形成尖锐和深pn结。此外，例如可以提高针对雪崩条件的稳定性和/或针对浪涌电流的抵抗力。

例如，非晶或多晶半导体层可以是非晶硅层(例如，非晶α硅层)，或者可选地为多晶硅层。可选地或任选地，可以使用其他适当的非晶半导体层或多晶半导体层。

非晶或多晶半导体层可以形成在半导体衬底的横向表面处(或上)。例如，非晶或多晶半导体层可以形成在半导体衬底的背侧表面(例如，背侧横向表面)处(或上)。非晶或多晶半导体层可以覆盖半导体衬底的(背侧)表面的大部分。例如，任选地，非晶或多晶半导体层可形成在半导体衬底的背侧表面的多于50％上(或者例如多于80％，或者例如多于90％，或者例如基本所有)。

非晶或多晶半导体层可以具有小于1μm的(平均)厚度(或者例如小于800nm，或者例如小于500nm，或者例如在400nm和700nm之间，或者例如大于50nm，或者例如大于100nm，或者例如大于200nm)。例如，非晶或多晶半导体层的平均厚度可以是非晶或多晶半导体层的第一横向表面与非晶或多晶半导体层的第二横向表面(布置为与半导体衬底的表面直接相邻)之间的针对多个测量值求平均的测量距离。

任选地，非晶或多晶半导体层可以通过溅射或通过化学气相沉积(CVD)来形成。

具有第一导电类型的(每一个或至少一个)半导体掺杂区域(第一结掺杂区域)位于半导体衬底中(或内)。例如，具有第一导电类型的半导体掺杂区域可以在半导体衬底的(背侧)横向表面处(直接地)位于半导体衬底中。因此，形成在半导体衬底的(背侧)表面处的非晶或多晶半导体层可以形成为与位于半导体衬底中的具有第一导电类型的半导体掺杂区域(直接)相邻。

具有第一导电类型的(或每个或至少一个)半导体掺杂区域可以具有至少1*10¹⁷掺杂物/cm³的平均净掺杂浓度(或者例如至少1*10¹⁸掺杂物/cm³，或者例如至少1*10¹⁹掺杂物/cm³，或者例如在1*10¹⁴掺杂物/cm³和5*10¹⁹掺杂物/cm³之间，或者例如在1*10¹⁴掺杂物/cm³和1*10¹⁸掺杂物/cm³之间，或者例如在1*10¹⁵掺杂物/cm³和1*10¹⁷掺杂物/cm³之间)。例如，平均净掺杂浓度可以是在半导体掺杂区域求平均的每体积掺杂物的测量数量。

例如，至少一个半导体掺杂区域可以是(或者可以表示)一个半导体掺杂区域或者一个或多个(例如，多个半导体掺杂区域)。任选地，具有第一导电类型的半导体掺杂区域可以仅是掺杂区域或者布置在半导体衬底的表面(背侧)处(例如，具有最大横向尺寸的掺杂区域)。任选地，例如，具有第一导电类型的半导体掺杂区域可以是场效应晶体管结构或二极管结构的漂移区域或场停止区域。可选地或任选地，具有第一导电类型的半导体掺杂区域可以是在半导体衬底的表面(背侧)处横向分布在半导体衬底中的具有第一导电类型的多个半导体掺杂区域中的一个(例如，在背侧空穴的控制注射(CIBH)结构中)。可以理解，例如，本文相对于一个(或该)半导体掺杂区域描述的特征和示例可以与多个半导体掺杂区域中的每个半导体掺杂区域或者单个半导体掺杂区域相关。

例如，在形成非晶或多晶半导体层之后，通过离子注入将掺杂物(其引起第二导电类型)结合(120)到非晶或多晶半导体层中。任选地，例如，用于注入引起第二导电类型的掺杂物的注入剂量可以大于1*10¹³掺杂离子/cm²(或者例如大于1*10¹⁴掺杂离子/cm²，或者例如大于1*10¹⁵掺杂离子/cm²，或者例如大于1*10¹⁶掺杂离子/cm²)。任选地，例如，用于注入引起第二导电类型的掺杂物的注入能量可以高于20keV(或高于200keV或高于500keV或高于1000keV，甚至高于3000MeV)。

引起第二导电类型的掺杂物可以被结合到非晶或多晶半导体层中，使得具有第二导电类型(退火之后)的该(或每一个)半导体掺杂区域的平均掺杂浓度为至少1*10¹⁷掺杂物/cm³(或者例如在1*10¹⁷掺杂物/cm³和5*10¹⁹掺杂物/cm³之间，或者例如在1*10¹⁸掺杂物/cm³和1*10¹⁹掺杂物/cm³之间)。例如，平均掺杂浓度可以是在具有第二导电类型的该(或每一个)半导体掺杂区域上求平均的每体积的掺杂物的测量数量。

任选地，引起第二导电类型的掺杂物可以结合到非晶或多晶半导体层中，而不使用掩蔽结构。例如，引起第二导电类型的掺杂物可以结合到非晶或多晶半导体中而不具有特定的图案化。例如，暴露于注入的非晶或多晶半导体层的注入表面积可以基本等于(或者例如多于95％，或者例如多于99％的)非晶或多晶半导体层的表面积。

任选地，引起第二导电类型的掺杂物可以通过掩蔽结构结合(120)(例如，注入)到非晶或多晶半导体层中，以在非晶或多晶半导体层中形成多个(结)掺杂区域。通过掩蔽注入，沉积的非晶或多晶半导体层的掺杂浓度可以横向结构化(或改变)。

可选地或任选地，在形成非晶或多晶半导体层(例如，通过CVD)期间，引起第二导电类型的掺杂物可以原位结合到非晶或多晶半导体层中。

引起第二导电类型的结合掺杂物的(最大)穿透深度可以等于或小于或大于非晶或多晶半导体层的厚度。例如，引起第二导电类型的结合掺杂物的(最大)穿透深度可以小于1.0μm(或者例如小于1.0μm，或者例如小于900nm，或者例如小于600nm，或者例如在400nm和1.0μm之间)。最大穿透深度可以是通过引起第二导电类型的结合掺杂物从入口(或注入)表面到非晶或多晶半导体层和/或半导体衬底中行进(或达到)的最大距离范围，其在基本与非晶或多晶半导体层的横向入口表面垂直或正交的方向上测得。

结合到非晶或多晶半导体层的入口表面处的引起第二导电类型的掺杂物的(第一)部分可以穿透到等于或小于非晶或多晶半导体层的厚度的深度。例如，在结合掺杂物之后，可以在等于或小于非晶或多晶半导体层的厚度的深度处定位大多数(或者例如大于50％，或者例如大于70％，或者例如大于80％)。例如，所接合掺杂物的掺杂物分布轮廓的最大数可以位于非晶或多晶半导体层内。

结合到非晶或多晶半导体层的入口表面处的引起第二导电类型的掺杂物的(第二)部分(例如，不大于5％，或者例如不大于10％，或者例如不大于20％)可以穿透大于非晶或多晶半导体层的厚度的深度。例如，在接合掺杂物之后，多于5％的结合掺杂物可以位于深于非晶或多晶半导体层的深度处。因此，例如，引起第二导电类型的掺杂物可以结合到非晶或多晶半导体层中以及半导体衬底中(例如，半导体衬底中具有第一导电类型的相邻半导体掺杂区域中)。

非晶或多晶半导体层例如可以通过光诱导退火来进行退火(130)。可以通过激光热退火LTA(例如，熔化模式激光热退火或例如非熔化模式激光热退火)或者可选地闪光灯退火来执行非晶或多晶半导体层的光诱导退火130。例如，通过光诱导退火130施加于非晶或多晶半导体层(和/或退火深度内的半导体掺杂区域的部分)的能量密度可以在0.5焦耳/cm²和10焦耳/cm²之间(或者例如在0.5焦耳/cm²和4焦耳/cm²之间)。例如，光诱导退火(通过闪光灯退火和/或激光热退火)可被控制来以至少每10ms 500℃(或者例如至少每10ms 800℃)的速率在退火深度(由光诱发退火引发)内加热非晶或多晶半导体层。

在闪光灯退火中，在至少一个退火时间间隔内，朝向非晶或多晶半导体层引导具有0.5焦耳/cm²和10焦耳/cm²之间的能量的光束。可选地，除了LTA，还可以通过闪光灯退火来执行处理。例如，来自非晶或多晶半导体层的脱气(outgassing)可以在较长时间上扩展和/或减小。

在激光热退火中，在至少一个退火时间间隔内，可以朝向非晶或多晶半导体层引导具有0.5焦耳/cm²和10焦耳/cm²之间的能量的脉冲激光束。任选地，可以在多个退火时间间隔(脉冲间隔)期间通过光诱导退火来对非晶或多晶半导体层进行退火，以形成至少一个掺杂区域。例如，每个退火时间间隔可以在10ns和40ms之间(例如，在10ns和20ms之间)。任选地，退火时间间隔的数量(例如，脉冲的数量)可以大于一个(或者例如在1和10之间，或者例如在1和4之间)。例如，多个退火时间间隔中的每个退火时间间隔的幅度可以相同或彼此不同。

由光诱导退火引发的非晶或多晶半导体层(和/或退火深度内的半导体掺杂区域的部分)的温度可以大于或等于非晶或多晶半导体层的熔点。光诱导退火可以被控制为在由光诱导退火引发的退火深度内熔化和再结晶非晶或多晶半导体层。例如，光诱导退火可以被控制以在退火深度内完全地(或者例如多于80％，或者例如大于90％)熔化和再结晶非晶或多晶半导体层。光诱导退火将非晶或多晶半导体层的至少一部分(例如全部，或者例如多于80％，或者例如多于90％)转换为基本单晶的半导体层。

任选地或可选地，可以通过非熔化激光热退火来退火非晶或多晶半导体层。例如，可以使用不熔化非晶或多晶半导体层的激光能量密度。可以在多个退火时间间隔(脉冲间隔)期间通过非熔化激光热退火来退火非晶或多晶半导体层，以形成至少一个(结)掺杂区域。可选地，在熔化模式LTA中，非熔化模式LTA可用于激活注入层。例如，具有较低激光能量密度的多个处理可引起更平滑和/或减少的脱气(例如，来自非晶硅层或多晶硅层)。

光诱导退火130可以被控制为使得由光诱导退火引起的退火深度(或熔化深度)等于或大于非晶或多晶半导体层的厚度。例如，光诱导退火130可以使得非晶或多晶半导体层和/或半导体掺杂区域的一部分被退火(或加热)。例如，退火深度(或熔化深度)可以延伸通过非晶或多晶半导体层的界面至多为非晶或多晶半导体层的厚度的50％(或者例如至多20％，或者例如至多10％)。例如，吐火深度(或熔化深度)可以不大于非晶或多晶半导体层的厚度的50％(或者例如不大于20％，或者例如不大于10％)。

任选地，光诱导退火130可以被控制为使得由光诱导退火引起的退火深度(或熔化深度)小于引起第二导电类型的结合掺杂物的最大穿透深度。例如，如果在衬底中比退火深度更深，则不能通过光诱导退火来激活深入穿透的掺杂物。光诱导退火的退火深度可以用于控制与结合掺杂物的穿透深度无关的(冶金)pn结的深度(或位置)。任选地，不多于30％的结合掺杂物在半导体衬底中位于比pn结更深的深度处。任选地，多于5％(或者例如多于10％)的结合掺杂物在半导体衬底中位于比不被光诱导退火激活的pn结更深的深度处。

在光诱导退火130之后，可以激活退火深度内引起第二导电类型的掺杂物，并且非晶或多晶半导体层可以被转换为单晶半导体层。例如，具有第二导电类型的至少一个(结)掺杂区域可以至少部分地形成在转化的单晶半导体层中。

如果结合到半导体掺杂区域中的(引起第二导电类型的)掺杂物的掺杂浓度大于半导体掺杂区域的引起第一导电类型的掺杂物的掺杂浓度以及如果由光诱导退火引起的退火深度大于非晶或多晶半导体层的厚度(204)，则可以在大于非晶或多晶半导体层的厚度的深度处形成(冶金)pn结。例如，具有第二导电类型的至少一个(结)掺杂区域可延伸到大于非晶或多晶半导体层的厚度的深度中。

如果结合到半导体掺杂区域中的(引起第二导电类型的)掺杂物的掺杂浓度小于半导体掺杂区域中引起第一导电类型的掺杂物的掺杂浓度以及如果由光诱导退火引发的退火深度至少等于非晶或多晶半导体层的厚度(204)，则例如可以在单晶半导体层与具有第一导电类型的半导体掺杂区域(或每一个半导体掺杂区域)之间的界面处形成(冶金)pn结。

pn结形成在具有第一导电类型的(或每一个)半导体掺杂区域(第一结掺杂区域)与具有第二导电类型的至少一个掺杂区域(第二结掺杂区域)之间。例如，pn结可以形成在与具有第一导电类型的半导体掺杂区域(或每一个)和具有第二导电类型的至少一个掺杂区域直接相邻和/或直接位于它们之间的界面处。例如，在半导体掺杂区域作为(或表示)一个半导体掺杂区域的情况下，pn结可形成在具有第一导电类型的半导体掺杂区域与具有第二导电类型的至少一个掺杂区域之间。在半导体掺杂区域作为(或表示)多个半导体掺杂区域的情况下，pn结可形成在具有第一导电类型的每一个半导体掺杂区域与具有第二导电类型的至少一个掺杂区域之间。

为了实现更大(或最大)的掺杂效率，结合掺杂物(或离子)可具有最大穿透深度，其小于非晶或多晶半导体层的厚度并小于由光诱导退火引发的退火深度(或熔化深度)。具有小于非晶或多晶半导体层的厚度的最大穿透深度的接合掺杂物的退火(通过光诱导退火)可以导致(或引发)结合掺杂物朝向(或到达)非晶或多晶半导体层与具有第一导电类型的半导体掺杂区域之间的转化(或界面)的扩散，而不在半导体掺杂区域中引起电荷载体的扩散。

(冶金)pn结可以是尖锐的pn结。例如，在具有第二导电类型的掺杂区域与具有第一导电类型的半导体掺杂区域之间的转化(或界面)处的具有第二导电类型的掺杂区域的掺杂浓度可以在小于500nm的距离上在具有第二导电类型的掺杂区域的最大掺杂区域与小于具有第二导电类型的掺杂区域的最大掺杂浓度的5％(或者例如小于1％)之间变化。例如，在具有第一导电类型的半导体掺杂区域与具有第二导电类型的掺杂区域之间的转化(或界面)处具有第一导电类型的半导体掺杂区域的掺杂浓度可以在小于500nm(或者例如小于300nm，或者例如小于200nm，或者例如甚至小于150nm)的距离上在具有第一导电类型的半导体掺杂区域的最大掺杂浓度与小于具有第一导电类型的半导体掺杂区域的最大掺杂区域的5％(或者例如小于1％)之间变化。

为了使具有第二导电类型的掺杂区域具有期望深度(或垂直尺寸)，方法110可以包括重复一系列顺次处理以形成具有第二导电类型的掺杂区域。一系列顺次处理可以包括顺次地(或系列地)执行以下处理：a)临近(退火的)基本单晶的半导体层形成(第二)非晶或多晶半导体层，b)在形成非晶或多晶半导体层期间或之后，将掺杂物结合到非晶或多晶半导体层中，以及c)在将掺杂物结合到非晶或多晶半导体层中之后，通过光诱导退火来退火第二非晶或多晶半导体层，以将第二非晶或多晶半导体层的至少一部分转换为第二基本单晶半导体层，并且将具有第二导电类型的至少一个掺杂区域放大为第二单晶半导体层。

可控制退火130(例如，光诱导退火130)，使得减少或防止引发第二导电类型的掺杂物扩散到半导体衬底的至少一个掺杂区域和/或其他掺杂区域中。例如，可以控制光诱导退火，使得减少或防止引发第一导电类型的掺杂物扩散到半导体掺杂区域外和/或将掺杂物扩散到半导体衬底的其他掺杂区域外。

例如，可以重复顺次处理，直到具有期望垂直尺寸的至少一个公共掺杂区域(包括具有第二导电类型的多个掺杂区域)形成在重复形成的基本单晶的半导体层中。

任选地、可选地或附加地，方法110可以包括重复一系列顺次处理以交替形成具有第一导电类型的掺杂区域和具有第二导电类型的掺杂区域。例如，方法110可以包括：与基本单晶半导体层相邻地形成第二非晶或多晶半导体层。方法110可进一步包括：在形成第二非晶或多晶半导体层期间或之后，将掺杂物(引起第一导电类型)结合到第二非晶或多晶半导体层中。方法110可进一步包括：(通过光诱导退火)退火第二非晶或多晶半导体层，以将第二非晶或多晶半导体层的至少一部分转化为第二基本单晶半导体层，并且在第二基本单晶半导体层中形成具有第一导电类型的至少一个第二掺杂区域，使得第二pn结形成在具有第二导电类型的至少一个掺杂区域(第一基本单晶半导体层中)与具有第一导电类型的至少一个第二掺杂区域(在第二相邻的基本单晶半导体层中)之间。

任选地，用于交替形成具有第一导电类型的掺杂区域和具有第二导电类型的掺杂区域的顺次处理可以重复，使得具有第一导电类型的多个掺杂区域和具有第二导电类型的多个掺杂区域彼此交替地布置。

例如，具有第二导电类型的至少一个掺杂区域和具有第一导电类型的半导体掺杂区域可以是半导体器件的一部分。例如，半导体器件可以包括金属氧化物半导体场效应晶体管(MOSFET)结构、绝缘栅型双极晶体管(IGBT)结构、结型场效应晶体管(JFET)结构或二极管结构。

每个MOSFET结构或IGBT结构都可以包括位于半导体衬底的第一横向侧(例如，前侧面)处的第一源极/漏极或发射极/集电极区域。位于半导体衬底表面上的第一源极/漏极或发射极/集电极(金属化)接触结构可以电耦合至第一源极/漏极或发射极/集电极区域。MOSFET结构或IGBT结构可以包括位于漂移区域与第一源极/漏极或发射极/集电极区域之间的本体区域。本体区域可以定位为与晶体管栅极或晶体管栅极沟槽结构相邻。

在半导体器件结构为MOSFET结构的情况下，MOSFET结构的漂移区域可以位于MOSFET结构的本体区域与位于半导体衬底的第二横向侧(例如，背侧面)处的MOSFET结构的第二源极/漏极区域之间。MOSFET结构的第一源极/漏极区域和第二源极/漏极区域可以为具有相同导电类型的重掺杂区域。MOSFET结构的漂移区域可以是与MOSFET结构的第一源极/漏极区域和第二源极/漏极区域具有相同导电类型的轻掺杂区域。例如，本体区域可以具有与MOSFET结构的第一源极/漏极区域和第二源极/漏极区域相反(或不同)的导电类型。

任选地，例如，具有第一导电类型的半导体掺杂区域可以是场效应晶体管结构或二极管结构的漂移区域或场停止区域。

任选地，例如，具有第二导电类型的掺杂区域可以是MOSFET结构的(第二)源极/漏极区域。例如，pn结可以形成在(或者可以存在于)场效应晶体管结构(MOSFET)结构的(第二)源极/漏极区域(具有第二导电类型的掺杂区域)与漂移区域(具有第一导电类型的半导体掺杂区域)之间。

在半导体器件结构为IGBT结构的情况下，IGBT结构的漂移区域可以位于IGBT结构的本体区域与IGBT结构的(第二)发射极/集电极区域(其位于半导体衬底的第二横向侧处，例如，背侧面处)之间。任选地，场停止区域可以位于IGBT结构的漂移区域与第二发射极/集电极区域之间。第一发射极/集电极区域可以是具有与IGBT结构的重掺杂第二发射极/集电极区域相反(或不同)导电类型的重掺杂区域。本体区域可以具有与第一源极/漏极区域相反(或不同)的导电类型。MOSFET结构的漂移区域可以是具有与IGBT结构的第一发射极/集电极区域相同的导电类型的轻掺杂区域。例如，场停止区域可以具有与漂移区域相同的导电类型以及高于漂移区域的掺杂浓度。

任选地，例如，具有第二导电类型的掺杂区域可以是IGBT结构的(第二)集电极/发射极区域。例如，pn结可形成在(或可以存在于)场效应晶体管结构(IGBT结构)的场停止区域(具有第一导电类型的半导体掺杂区域)与(第二)集电极/发射极区域(具有第二导电类型的掺杂区域)之间。

在半导体器件结构为JFET结构的情况下，JFET结构的沟道区域可以位于JFET结构的漂移区域与JFET结构的第一源极/漏极区域(其位于半导体衬底的第一横向侧处)之间。位于半导体衬底的表面处的第一源极/漏极(金属化)接触结构可以电连接至第一源极/漏极区域。JFET结构的漂移区域可以位于JFET结构的沟道区域与JFET结构的第二源极/漏极区域(其位于半导体衬底的第二横向侧处，例如，背侧面处)之间。

任选地，例如，具有第二导电类型的掺杂区域可以是JFET结构的(第二)源极/漏极区域。例如，pn结可以形成在(或者可以存在于)场效应晶体管结构(JFET结构)的(第二)源极/漏极区域(具有第二导电类型的掺杂区域)与漂移区域(具有第一导电类型的半导体掺杂区域)之间。

在半导体器件结构为二极管结构的情况下，二极管结构的第一阳极/阴极区域可以位于半导体衬底的第一横向侧处。位于半导体衬底表面上的第一阳极/阴极(金属化)接触结构可以电连接至第一阳极/阴极区域。二极管结构的漂移区域可以位于二极管结构的第一阳极/阴极区域与位于半导体衬底的第二横向侧(例如，背侧面)处的二极管结构的第二阳极/阴极区域之间。任选的场停止区域可以位于二极管的漂移区域与第二阳极/阴极区域之间。例如，场停止区域可以具有与漂移区域相同的导电类型以及比漂移区域更重的掺杂浓度。

任选地，例如，具有第二导电类型的掺杂区域可以是二极管结构的(第二)阳极/阴极区域。例如，pn结可以形成在二极管结构的阳极/阴极区域(具有第二导电类型的掺杂区域)与漂移区域(具有第一导电类型的半导体掺杂区域)之间。

例如，在具有第一导电类型的半导体掺杂区域是场效应晶体管结构或二极管结构的漂移区域的情况下，半导体掺杂区域的平均掺杂浓度可以在1*10¹⁴掺杂物/cm³和1*10¹⁸掺杂物/cm³之间(或者例如在1*10¹⁴掺杂物/cm³和1*10¹⁶掺杂物/cm³之间)。在具有第一导电类型的半导体掺杂区域是场效应晶体管结构或二极管结构的场停止区域的情况下，半导体掺杂区域的平均掺杂浓度可以大于漂移区域的平均掺杂浓度。例如，该半导体掺杂区域的平均掺杂浓度可以在1*10¹⁴掺杂物/cm³和1*10¹⁸掺杂物/cm³之间(或者例如在1*10¹⁴掺杂物/cm³和1*10¹⁶掺杂物/cm³之间)。

任选地或可选地，例如，具有第一导电类型的半导体掺杂区域可以是隧穿注射绝缘栅双极晶体管(TIGT)结构的隧穿区域。

TIGT结构可以类似于IGBT结构。然而，TIGT结构可以进一步包括位于IGBT结构的场停止区域与第二集电极/发射极区域之间的重掺杂隧穿区域。例如，在具有第一导电类型的半导体掺杂区域是隧穿区域的情况下，该半导体掺杂区域的平均掺杂浓度可以在1*10¹⁷掺杂物/cm³和1*10²⁰掺杂物/cm³之间(或者例如在1*10¹⁸掺杂物/cm³和1*10²⁰掺杂物/cm³之间)。

包括第一导电类型的区域可以是p掺杂区域(例如，由结合掺杂物为铝离子、镓离子或硼离子引起)或n掺杂区域(例如，由接合掺杂物为氮离子、磷离子、锑离子、硒离子或砷离子或铋引起)。从而，第二导电类型表示相反的n掺杂区域或p掺杂区域。换言之，第一导电类型可以表示p掺杂，而第二导电类型可以表示n掺杂，反之亦然。

例如，半导体机构的主表面的横向表面或横向尺寸(例如，直径或长度)可以大于半导体衬底的第一横向表面与半导体衬底的第二相对横向表面之间的距离的100倍(或者大于1000倍或者大于10000倍)。例如，非晶或多晶半导体层的横向表面可以是非晶或多晶半导体层的与半导体衬底的横向表面平行的表面。

半导体衬底的前侧表面可以是半导体衬底朝向半导体表面顶部上的金属层、绝缘层或钝化层的半导体表面。与半导体衬底的基本垂直的边缘(例如，由半导体衬底相互分离而得到)相比，半导体衬底的表面可以是横向延伸的基本水平的表面。半导体衬底的表面可以是基本平坦的平面(例如，忽略由于制造工艺或沟槽而引起的半导体衬底的不平坦)。例如，半导体衬底的前侧表面可以是半导体材料与半导体衬底顶部上的绝缘层、金属层或钝化层之间的界面。例如，更复杂的结构可以位于半导体衬底的前侧表面处而非半导体衬底的背侧处。半导体衬底的背侧表面可以是半导体衬底的将要形成(或形成)覆盖半导体衬底的多于50％(或者例如多于80％)的背侧表面的背侧金属化接触结构(例如，源极/漏极或集电极/发射极或阴极/阳极接触结构)的侧面或表面。

例如，垂直方向可以垂直于或正交于半导体衬底的横向表面(或者非晶或多晶半导体层的横向表面)。注入表面或入口表面可以是注入掺杂离子进入半导体衬底或层的表面(或半导体衬底或层)。例如，由掺杂离子的注入形成的掺杂区域(例如，在掺杂离子注入的范围区域的端部处)可以定位在相对于用于将掺杂离子注入半导体衬底的注入表面的深度处。

半导体衬底可以是半导体晶片、部分半导体晶片或半导体裸片。半导体衬底可以是基于硅的衬底(例如，硅(Si)衬底或硅晶片)。可选地，例如，半导体器件的半导体衬底可以是碳化硅(SiC)衬底、砷化镓(GaAs)衬底或氮化镓(GaN)衬底。例如，半导体衬底可以是外延半导体衬底、切克劳斯基(CZ)半导体衬底、磁性CZ半导体衬底或浮置区半导体衬底。

半导体器件可以是功率半导体器件，其击穿电压或阻挡电压大于10V(例如，10V、20V或50V的击穿电压)，大于100V(例如，200V、300V、400V或500V的击穿电压)或大于500V(例如，600V、700V、800V或1000V的击穿电压)或大于1000V(例如，1200V、1500V、1700V或2000V的击穿电压)或大于2000V(例如，3.3kV或4.5kV或6.5kV的击穿电压)。

通过公共的半导体工艺(例如，注入和/或退火)，尤其可以在较大的深度处生成尖锐的轮廓(例如，pn结)。这可能由于注入轮廓的本征扩展以及高温激活步骤期间的掺杂扩散。

方法100可用于创建非常尖锐和深的pn结。例如，可以通过注入、熔化激光热退火(LTA)、沉积、注入、熔化激光热退火(LTA)等的顺次处理来形成非常尖锐和深的pn结。以该分层处理中，所要求或期望的能量可以通过LTA垂直地引入非常精确限定的深度。例如，方法100可用于形成具有尖锐和深的pn结掺杂轮廓的二极管结构、FET结构或IGBT结构。例如，方法100可进一步用于形成用于快速切换IGBT或二极管或特殊缓冲器结构的超平坦场停止结构。

方法100可用于形成多层背侧发射极结构。为了通过激光退火实现多层背侧发射极结构，可以使用具有不同熔化深度的多个激光退火工艺。可选地，可以使用非熔化和熔化激光退火的组合。例如，晶片表面附近的区域上的有限效力可限制掺杂层厚度。例如，这会导致层的有限尺寸。例如，背侧金属化的尖峰(spiking)会存在问题。

图2A至图2F示出了用于形成半导体器件的方法的示意图。例如，图2A至图2F示出了用于生成深且尖锐的pn结的工艺流程。

图2A示出了将掺杂物结合(211)到半导体衬底202的半导体掺杂区域201的示意图210。例如，掺杂物可以通过离子注入结合到半导体衬底202的半导体掺杂区域201中。例如，结合到半导体衬底202的半导体掺杂区域201中的掺杂物可以是可以使半导体掺杂区域210在激活掺杂物之后具有第一导电类型的掺杂物。例如，结合到半导体衬底202的半导体掺杂区域201中的引起第一导电类型的掺杂物可以是铝离子、镓离子或硼离子。

例如，引起第一导电类型的掺杂物可以从半导体衬底202的入口(或注入)表面203(例如从背侧表面或者例如从前侧表面)结合到半导体衬底202的半导体掺杂区域201中。

结合掺杂物的引起第一导电类型的(最大)穿透深度可以小于1.5μm(或者例如小于1.0μm，或者例如小于900nm，或者例如小于600nm，或者例如在400nm和1.0μm之间)。

图2B示出了退火212半导体衬底202的区域以形成具有第一导电类型的半导体掺杂区域201(例如，将要形成的pn结的第一结掺杂区域)的示意图220。

任选地，可以通过光诱导退火(例如，激光热退火或者例如闪光灯退火)来执行半导体衬底202的区域的退火212。可选地或任选地，例如，可以通过快速热退火来执行半导体衬底202的区域的退火212。

例如，可以控制半导体衬底202的区域的退火212，使得由退火引起的退火深度(或熔化深度)等于或大于引起第一导电类型的结合掺杂物的(最大)穿透深度。

退火212可以使得结合到半导体衬底202中的引起第一导电类型的掺杂物被激活，由此形成具有第一导电类型的半导体掺杂。例如，具有第一导电类型的半导体掺杂区域201可以是p掺杂区域。

可以在与半导体掺杂区域201相邻地形成非晶或多晶半导体层之前执行半导体衬底202的区域的退火212以形成具有第一导电类型的半导体掺杂区域201。

图2C示出了形成与位于半导体衬底202中的具有第一导电类型的半导体掺杂区域201相邻的非晶或多晶半导体层204的示意图230。

例如，非晶或多晶半导体层204可以形成在半导体衬底202的背侧表面203(例如，背侧横向表面)处(或上)。例如，非晶或多晶半导体层204可以与具有第一导电类型的半导体掺杂区域201直接相邻地形成。

任选地，可以通过溅射形成非晶或多晶半导体层204。该方法可以包括：在形成非晶或多晶半导体层204之后以及在退火非晶或多晶半导体层(通过光诱导退火)之前，执行脱气处理。可以通过在小于600℃(或者在例如350℃和400℃之间)的温度下加热非晶或多晶半导体层204和/或半导体衬底202来执行脱气处理。任选地，可以在小于400℃的温度下，在真空环境中执行脱气处理小于10小时(例如，1小时和4小时之间)。任选地，可以利用最小气体夹杂执行该处理。例如，氩气(Ar)可用作处理气体来代替氢气(H)。

可选地，非晶或多晶半导体层204可以通过化学气相沉积(CVD)工艺来形成。例如，可以在CVD工艺之后执行脱气工艺以形成(或生长)非晶或多晶半导体层204，并且在退火非晶或多晶半导体层(通过光诱导退火)之前。例如，原位掺杂以结合掺杂物是可能的，由此可以消除附加的注入工艺。

例如，本文描述的通过溅射或CVD生成活化层(非晶或多晶半导体层204)的工艺变化可用于减少活化层的脱气。例如，可以减少或避免由于熔化(熔化模式)激光热退火而引起的低温沉积Si层的脱气。任选地，如果非熔化模式激光热退火用于退火非晶或多晶半导体层，则可以避免脱气工艺。

图2D示出了将掺杂物结合(213)到非晶或多晶半导体层204中的示意图240。

任选地，在(原位)形成非晶或多晶半导体层204期间，掺杂物可以结合(213)到非晶或多晶半导体层中。任选地，在形成非晶或多晶半导体层204之后，通过离子注入可以将掺杂物接合(213)中非晶或多晶半导体层204中。

例如，结合到非晶或多晶半导体层204中的掺杂物可以是使非晶或多晶半导体层204在掺杂物的激活之后具有第二导电类型的掺杂物。例如，结合到半导体衬底202的非晶或多晶半导体层204中的引起第二导电类型的掺杂物可以不同于半导体掺杂区域201的引起第一导电类型的掺杂物。例如，结合到半导体衬底202的非晶或多晶半导体层204中的引起第二导电类型的掺杂物可以是磷、锑离子、硒离子、氮或砷掺杂物。

引起第二导电类型的结合掺杂物的(最大)穿透深度可以等于或小于或大于非晶或多晶半导体层的厚度。例如，引起第二导电类型的结合掺杂物的(最大)穿透深度可以小于1.0μm(或者例如小于1.0μm，或者例如小于900nm，或者例如小于600nm，或者例如在400nm和1.0μm之间)。

图2E示出了通过光诱导退火(例如，通过激光热退火，或者例如闪光灯退火)来退火(214)非晶或多晶半导体层的示意图250。

可以控制光诱导退火214，使得由光诱导退火引起的退火深度等于或大于非晶或多晶半导体层的厚度。任选地，例如，可以控制光诱导退火214，使得由光诱导退火引起的退火深度等于结合掺杂物的(最大)穿透深度(或者不大于结合掺杂物的最大穿透深度的5％)。退火(214)非晶或多晶半导体层将非晶或多晶半导体层的至少一部分转换为基本单晶半导体层。此外，退火(214)非晶或多晶半导体层在单晶半导体层中形成具有第二导电类型的至少一个掺杂区域(例如，pn结的至少一个第二结掺杂区域)。例如，具有第二导电类型的至少一个掺杂区域可以是n掺杂区域。

图2F示出了形成在具有第一导电类型的半导体掺杂区域201(例如，p掺杂结掺杂区域)与具有第二导电类型的至少一个掺杂区域205(例如，n掺杂结掺杂区域)之间的pn结206的示意图260。

非晶或多晶半导体层的退火至少部分地在再结晶单晶半导体层207中形成具有第二导电类型的至少一个掺杂区域205。例如，具有第二导电类型的至少一个掺杂区域205可以是n掺杂区域。

如图2F所示，例如，pn结206可形成在单晶半导体层207与具有第一导电类型的半导体掺杂区域201之间的界面处。这会发生在(在214期间)结合到半导体掺杂区域201中的掺杂物(引起第二导电类型)的掺杂浓度小于半导体掺杂区域201的引起第一导电类型的掺杂物(211期间结合)的掺杂浓度的情况下。

任选地或可选地，如果引起第二导电类型的接合掺杂物的(最大)穿透深度大于非晶或多晶半导体层的厚度，以及如果(在214期间)结合到半导体掺杂区域201中的掺杂物(引起第二导电类型)的掺杂浓度大于(或高于)半导体掺杂区域201的引起第一导电类型的掺杂物(在211期间结合)的掺杂浓度，则pn结206可形成在大于非晶或多晶半导体层的厚度的深度处。例如，具有第二导电类型的至少一个掺杂区域205可延伸到大于非晶或多晶半导体层的厚度的深度处。

上文或下文描述结合实施例提到的更多细节和方面。图2A至图2F所示实施例可以包括对应于结合上文(例如，图1)或下文(例如，图3至图5B)描述的一个或多个实施例的提出概念提到的一个或多个方面的一个或多个任选的附加特征。

图3示出了基于可用于非晶或多晶半导体层的光诱导退火的不同可能激光热退火(LTA)工艺参数的pn结的净掺杂浓度轮廓(掺杂物/cm³)324对深度(μm)325的示图300。例如，图3示出了响应于不同的LTA工艺参数的非晶或多晶半导体层的熔化深度以及具有不同LTA工艺参数的尖锐垂直pn结的形成。

在LTA工艺中，可以在多个(连续的)退火时间间隔(脉冲间隔)期间，通过光诱导退火来退火非晶或多晶半导体层。

例如，使用第一可能LTA工艺参数321，通过激光器施加于非晶或多晶半导体层的第一能量密度可以是3.6焦耳/cm²。图3示出了利用第一能量密度施加一个退火激光脉冲之后的掺杂浓度321(1)以及利用第一能量密度施加四个退火激光脉冲之后的掺杂浓度321(4)。

例如，使用第二可能LTA工艺参数322，通过激光器施加于非晶或多晶半导体层的第二能量密度可以是4焦耳/cm²。图3示出了利用第二能量密度施加一个退火激光脉冲之后的掺杂浓度322(1)以及利用第二能量密度施加四个退火激光脉冲之后的掺杂浓度322(4)。

例如，退火深度随着能量密度的增加而增加(例如，成比例地)。例如，在第二能量密度下以一个激光脉冲施加的具有第二导电类型的掺杂区域的垂直尺寸(在0.3μm和0.4μm之间)大于在第一能量密度下以一个激光脉冲施加的具有第二导电类型的掺杂区域的垂直尺寸(在0.2μm和0.3μm之间)。

具有第二导电类型的掺杂区域的垂直尺寸可以是从半导体器件的入口或注入表面到具有第二导电类型的掺杂区域的掺杂浓度落到小于具有第二导电类型的掺杂区域的最大掺杂浓度的5％(或者例如小于1％)的深度的(基本垂直的)距离。例如，在第一能量密度下以一个激光脉冲施加的具有第二导电类型的掺杂区域的垂直尺寸可以处于掺杂区域的掺杂浓度小于约5*10¹⁷掺杂物/cm³的最大掺杂浓度的5％(或者例如小于1％)的深度处。

例如，利用每一个施加的能量密度，退火深度随着施加给非晶或多晶半导体层的退火激光脉冲的数量的增加而增加(例如，成比例地)。此外，例如，具有第二导电类型的掺杂区域的垂直尺寸还随着施加给非晶或多晶半导体层的退火激光脉冲的数量的增加而增加(例如，成比例地)。

例如，在利用第一能量密度施加四个退火激光脉冲之后具有第二导电类型的掺杂区域的垂直尺寸321(4)(在0.4μm和0.5μm之间)大于在利用第一能量密度施加一个退火激光脉冲之后具有第二导电类型的掺杂区域的垂直尺寸321(1)(在0.2μm和0.3μm之间)。

例如，在利用第二能量密度施加四个退火激光脉冲之后具有第二导电类型的掺杂区域的垂直尺寸322(4)(在0.4μm和0.5μm之间)大于在利用第二能量密度施加一个退火激光脉冲之后具有第二导电类型的掺杂区域的垂直尺寸322(1)(在0.3μm和0.4μm之间)。

例如，半导体衬底的顶面附近的硅(或者非晶或多晶半导体层)可以利用激光器的4焦耳/cm²能量密度熔化到大约400nm的深度。例如，这会导致结合掺杂物的均匀扩展。LTA可以在低温下(完全地)熔化非晶或多晶沉积Si层。由此，其例如可以利用单晶进行再结晶。例如，可以通过激光能量和硅的结构来设置熔化深度。例如，用于具有熔点1420℃的晶体硅(c-Si)的LTA工艺参数可以为大约1.7焦耳/cm²。例如，用于具有熔点1150℃的非晶硅(a-Si)的LTA工艺参数可以为大约0.7焦耳/cm²。

通过激光能量的适当选择，仅可以熔化沉积层，或者附加地还可以熔化下面的衬底的一部分。例如，基于熔化LTA工艺的低温预算，下面的未熔化衬底中的掺杂物激活实际上不被影响。利用所述方法，可以通过任何数量的硅沉积和LTA工艺的重复来实现复杂的掺杂轮廓。然而，由于低温预算，掺杂轮廓不相互扩散。

上面或下面描述结合实施例的更多细节和方面。图3所示的实施例可以包括与结合上文(例如，参见图1至图2F)或下文(例如，图4A至图4B)描述的一个或多个实施例的概念提到的一个或多个方面相对应的一个或多个任选的附加特征。

图4A示出了包括隧穿注射绝缘栅型双极晶体管(TIGT)结构的半导体器件400的示意图。例如，TIGT结构的背侧可以是反向传导(RC)IGBT的可选背侧。

半导体器件400的TIGT结构可以包括形成在具有第一导电类型的半导体掺杂区域201与具有第二导电类型的掺杂区域205之间的pn结206。

例如，具有第二导电类型的掺杂区域205可以是位于半导体衬底202的横向侧面(或者例如背侧表面203)处的TIGT结构的(第二)集电极/发射极区域。具有第二导电类型的掺杂区域205可以布置为与形成在具有第二导电类型的掺杂区域205与具有第一导电类型的半导体掺杂区域201之间的尖锐pn结(直接)相邻。

例如，具有第一导电类型的半导体掺杂区域201可以是TIGT结构的隧穿区域(或者隧道层)。例如，隧穿区域可以(直接)布置在TIGT结构的场停止区域431与具有第二导电类型的掺杂区域205之间。

例如，具有第二导电类型的掺杂区域205可以是重掺杂p型区域(例如，p发射极/集电极)，其具有1*10¹⁷掺杂物/cm³和1*10²⁰掺杂物/cm³之间的平均掺杂浓度(或者例如在1*10¹⁸掺杂物/cm³和1*10²⁰掺杂物/cm³之间)。

例如，具有第一导电类型的半导体掺杂区域201可以是重掺杂n型区域(例如，n发射极/集电极)，其具有1*10¹⁷掺杂物/cm³和1*10²⁰掺杂物/cm³之间的平均掺杂浓度(或者例如在1*10¹⁸掺杂物/cm³和1*10²⁰掺杂物/cm³之间)。

如果TIGT结构的(第二)集电极/发射极区域被正向偏置，则空穴432可以从TIGT结构的(第二)集电极/发射极区域205注射到TIGT结构的场停止区域431和TIGT结构的漂移区域。如果TIGT结构的(第二)集电极/发射极区域被反向偏置，则电子433可以从TIGT结构的(第二)集电极/发射极区域205隧穿(tunnel)到TIGT的隧穿区域201和TIGT结构的漂移区域中。

图4B示出了在结合图4C描述的与掺杂浓度轮廓对应的473K处的集电极电流Ic(安培)436对集电极-发射极电压Vce(伏特)437的示图420。

例如，在半导体器件400的IGBT操作中，空穴可以从重掺杂p发射极(例如，具有第二导电类型的掺杂区域205)注射到漂移区域中。例如，在二极管操作中，重掺杂p区域(例如，具有第二导电类型的掺杂区域205)与n区域(例如，具有第一导电类型的半导体掺杂区域201)之间的pn结在反向上被极化。如果pn结处的电场强度达到临界值，则可以发生雪崩生成，并且电子可以注射到漂移区域中。用于雪崩生成的条件可以在超过5V的电压下达到，使得正向电压变得过大。通过非常重掺杂区域的实现，在显著较低的压降下发生带-带隧穿的电子注射。然后，在不具有图4C所示的IGBT和二极管象限中的快速恢复(snapback)的情况下可以实现特性。在两种操作模式中，可以使用整个有源区。因此，例如可以节省昂贵的背侧光刻。

TIGT结构防止或减少了与逆向传导IGBT相关联的挑战。对于逆向传导IGBT，集电极侧的p区域(p型集电极/发射极)可以被n区域(场停止区域)中断。n区域(场停止区域)可以在逆向传导操作中注射电子，这在漂移区域中生成电荷载体等离子体。然而，n区域可以提供从具有单极(unipolar)路径的前侧MOS单元(在IGBT正向操作中)到集电极承载的电子，这尤其可以防止低电流下电荷载体等离子体的建立。为了抵消这种效果，p区域必须足够宽。在1200V电压级别中，对于无快速恢复输出特性，点火区域必须至少为300μm宽，并且明显大于IGBT的厚度(例如，110μm)。因此，例如，有源区域的一部分不可用于二极管操作中的电流传导。例如，这在强功率再生反馈操作的应用中和/或用于冲击电流抵抗的高要求的应用中尤其重要。

图4C示出掺杂浓度(掺杂物/cm³)434对距离(μm)435的示图430。例如，图4C示出了半导体衬底的背侧的垂直仿真掺杂轮廓。

如图4C所示，例如，具有第二导电类型的掺杂区域205的掺杂浓度(在109.8μm和110μm之间的距离处)可以在1*10¹⁹掺杂物/cm³和1*10²⁰掺杂物/cm³之间。例如，具有第一导电类型的半导体掺杂区域201的掺杂浓度(在x＝109.7μm和x＝109.8μm之间的距离处)可以为大约1*10¹⁹掺杂物/cm³。例如，具有第一导电类型的场停止区域431的掺杂浓度(在小于x＝109.7μm的距离处)可以小于1*10¹⁵掺杂物/cm³。例如，在x＝110μm处，(第二)集电极/发射极接触结构(例如，集电极接触)可以位于半导体衬底的背侧表面处。例如，距离x可以从半导体衬底的前侧表面测量得到。

上文或下文描述结合实施例提到的更多细节和方面。图4A至图4C所示实施例可以包括对应于结合上文(例如，图1至图3)或下文(例如，图5A至图5B)描述的一个或多个实施例的提出概念提到的一个或多个方面的一个或多个任选的附加特征。

图5A示出了包括背侧空穴的控制注射(CIBH)二极管结构的半导体器件500的示意图。

半导体器件500可以包括具有第一导电类型的多个半导体掺杂区域201，它们横向地分布在半导体衬底202中。例如，多个半导体掺杂区域201可以沿着半导体衬底202的(背侧)表面203横向分布。任选地，具有第一导电类型的多个半导体掺杂区域201可以横向分布在半导体器件500的场停止区域531中。部分场停止区域531可以在半导体衬底202的(背侧)表面203处(横向地)位于横向分布的多个半导体掺杂区域201之间。可选地或任选地，多个半导体掺杂区域201可以通过二极管结构的场停止区域531或半导体器件的FET结构与二极管结构的漂移区域或半导体器件的FET结构分离。例如，场停止区域531可以位于多个半导体掺杂区域201与漂移区域之间。任选地，轻掺杂区域(具有与漂移区域的浓度类似的浓度)可以位于二极管结构或FET结构的场停止区域531与多个半导体掺杂区域201之间。任选地，例如，部分轻掺杂区域可以(横向地)位于横向分布的多个半导体掺杂区域201之间。

具有第二导电类型的掺杂区域205可以是CIBH二极管结构的(第二)阳极/阴极区域。具有第二导电类型的掺杂区域205可以位于半导体衬底202的(背侧)表面203处。具有第二导电类型的掺杂区域205可以形成为与横向分布在CIBH二极管结构的场停止区域531内的具有第一导电类型的多个半导体掺杂区域210相邻。例如，具有第一导电类型的多个半导体掺杂区域201可以位于具有第二导电类型的掺杂区域205与CIBH二极管结构的场停止区域531之间。

CIBH二极管结构可以进一步包括位于场停止区域531与CIBG二极管结构500的第一阳极/阴极区域542(其位于半导体衬底202的相对横向侧面543(前侧表面)处)之间。例如，漂移区域541可以布置为与场停止区域531和二极管结构500的第一阳极/阴极区域542(直接)相邻。

任选地，例如，场停止区域531可以是n型掺杂区域，具有第一导电类型的多个半导体掺杂区域201可以是p型掺杂岛，并且具有第二导电类型的掺杂区域205可以是重掺杂n型掺杂发射极区域。

为了提高交换自由旋转二极管(free-wheeling diode)的柔软度，n掺杂背侧发射极可以形成在p掺杂层上(或一个或多个p掺杂岛或结构上)。二极管结构可以在长薄晶片工艺中形成在被处理晶片中(例如，在6英寸直径或更大的晶片上)。在该工艺中，与n掺杂发射极相比，通过传统炉工艺使p掺杂扩散得更深。该工艺转换到8英寸直径晶片提供了短薄晶片工艺，通过激光退火来激活背侧掺杂层。例如，通过传统炉工艺激活掺杂物在这里是不可能的。例如，可以利用3.3kV EC3二极管来实现CIBH二极管结构或p岛结构。

任选地，半导体器件500可以包括IGBT结构。IGBT结构还可以包括有源CIBH背侧结构，其包括横向分布在场停止区域中的具有第二导电类型的多个半导体掺杂区域。例如，在IGBT结构中，p掺杂层(或多个p掺杂结构)可以位于IGBT结构的n缓冲器(场停止)区域中。

图5B示出了部分半导体器件500的掺杂浓度(掺杂物/cm³)551对距离(μm)552的示图520。例如，图5B示出了具有CIBH结构的自由旋转二极管的器件背侧的示意性截面和掺杂轮廓。

例如，线553示出了场停止区域531的掺杂浓度轮廓。场停止区域531可以具有与多个半导体掺杂区域201相反的导电类型。例如，场停止区域531可以是n型掺杂区域，其具有1*10¹⁴掺杂物/cm³和1*10¹⁸掺杂物/cm³之间(或者例如在1*10¹⁴掺杂物/cm³和1*10¹⁶掺杂物/cm³之间)的平均掺杂浓度。

例如，线554示出了具有第一导电类型的多个半导体掺杂区域201的半导体掺杂区域201(例如，p型岛)的掺杂浓度轮廓。例如，具有第一导电类型的多个半导体掺杂区域201可以是p型掺杂岛，其具有1*10¹⁶掺杂物/cm³和1*10¹⁸掺杂物/cm³之间(或者例如在1*10¹⁷掺杂物/cm³和1*10¹⁸掺杂物/cm³之间)的平均掺杂浓度。例如，具有第一导电类型的半导体掺杂区域201的最大掺杂浓度可以大于场停止区域531的最大掺杂浓度。

例如，线555示出了具有第二导电类型的掺杂区域205的掺杂浓度轮廓。例如，具有第二导电类型的掺杂区域205可以是重掺杂n型掺杂发射极区域，其具有1*10¹⁷掺杂物/cm³和1*10²⁰掺杂物/cm³之间(或者例如在1*10¹⁸掺杂物/cm³和1*10²⁰掺杂物/cm³之间)的平均掺杂浓度。例如，具有第二导电类型的掺杂区域205的最大掺杂浓度可以大于具有第一导电类型的半导体掺杂区域201的最大掺杂浓度。

上文或下文描述结合实施例提到的更多细节和方面。图5A和图5B所示实施例可以包括对应于结合上文(例如，图1至图4C)或下文描述的一个或多个实施例的提出概念提到的一个或多个方面的一个或多个任选的附加特征。

例如，各个示例涉及实现深且尖锐的pn结。例如，各个示例涉及用于生成复杂的掺杂轮廓的工艺方法(例如，在薄晶片部件的背侧上)，并且具体用于生成深、垂直和非常尖锐的pn结。

各个示例涉及计算机可读存储介质，其上存储有用于在计算机处理器上执行程序时执行本文所述方法(例如，在图1至图5B)的程序代码。

结合一个或多个具体示例提到的方面和特征(例如，非晶或多晶半导体层、半导体器件、半导体器件结构、半导体衬底、具有第一导电类型的半导体掺杂区域、具有第二导电类型的至少一个掺杂区域、单晶半导体层、pn结、光诱导退火、闪光灯退火、退火深度、穿透深度)可以与一个或多个其他示例组合。

以下描述本公开的一些示例。

示例1.一种用于形成半导体器件的方法，所述方法包括：

形成非晶或多晶半导体层，所述非晶或多晶半导体层与位于半导体衬底中的具有第一导电类型的至少一个半导体掺杂区域相邻；

在形成所述非晶或多晶半导体层期间或之后，将掺杂物结合到所述非晶或多晶半导体层中；以及

退火所述非晶或多晶半导体层以将所述非晶或多晶半导体层的至少一部分转换为基本单晶半导体层并且在所述单晶半导体层中形成具有第二导电类型的至少一个掺杂区域，使得pn结形成在具有第一导电类型的至少一个半导体掺杂区域与具有第二导电类型的至少一个掺杂区域之间。

示例2.根据示例1的方法，其中所述非晶或多晶半导体层的厚度小于500nm。

示例3.根据示例1-2的任何组合的方法，其中结合到所述非晶或多晶半导体层中的掺杂物是磷、锑、硒、氮或砷掺杂物。

示例4.根据示例1-3的任何组合的方法，其中结合到所述非晶或多晶半导体层中的掺杂物是硼、铝或镓掺杂物。

示例5.根据示例1-4的任何组合的方法，其中所述非晶或多晶半导体层通过光诱导退火来进行退火。

示例6.根据示例1-5的任何组合的方法，其中控制所述光诱导退火，使得通过所述光诱导退火引起的退火深度等于或大于所述非晶或多晶半导体层的厚度。

示例7.根据示例1-6的任何组合的方法，其中通过激光热退火或闪光灯退火来执行所述光诱导退火。

示例8.根据示例1-7的任何组合的方法，其中通过光诱导退火施加至所述非晶或多晶半导体层的能量密度在0.5焦耳/cm²和10焦耳/cm²之间。

示例9.根据示例1-8的任何组合的方法，其中控制所述光诱导退火，以在至少500℃/10ms的速率在退火深度内加热所述非晶或多晶半导体层。

示例10.根据示例1-9的任何组合的方法，其中在多个退火时间间隔期间通过所述光诱导退火来退火所述非晶或多晶半导体层，以形成所述至少一个掺杂区域。

示例11.根据示例1-10的任何组合的方法，其中如果结合到所述至少一个半导体掺杂区域中的掺杂物的掺杂浓度大于所述至少一个半导体掺杂区域的引起所述第一导电类型的掺杂物的掺杂浓度以及如果由所述光诱导退火引起的退火深度大于所述非晶或多晶半导体层的厚度，则所述pn结形成在大于所述非晶或多晶半导体层的厚度的深度处。

示例12.根据示例1-11的任何组合的方法，其中如果结合到所述至少一个半导体掺杂区域中的掺杂物的掺杂浓度小于所述至少一个半导体掺杂区域的引起所述第一导电类型的掺杂物的掺杂浓度以及如果由所述光诱导退火引起的退火深度至少等于所述非晶或多晶半导体层的厚度，则所述pn结形成在所述单晶半导体层与具有所述第一导电类型的至少一个半导体掺杂区域之间的界面处。

示例13.根据示例1-12的任何组合的方法，其中在结合掺杂物之后，多于50％的结合掺杂物所位于的深度等于或小于非晶或多晶半导体层的厚度。

示例14.根据示例1-13的任何组合的方法，其中掺杂物被结合到所述非晶或多晶半导体层中，使得具有所述第二导电类型的至少一个掺杂区域的掺杂浓度至少为1*10¹⁷掺杂物/cm³。

示例15.根据示例1-14的任何组合的方法，其中所述非晶或多晶半导体层形成在所述半导体衬底的背侧处。

示例16.根据示例1-15的任何组合的方法，包括：

形成与所述基本单晶半导体层相邻的第二非晶或多晶半导体层；

在形成所述非晶或多晶半导体层期间或之后，将掺杂物结合到所述非晶或多晶半导体层中；以及

退火所述第二非晶或多晶半导体层以将所述第二非晶或多晶半导体层的至少一部分转换为第二基本单晶半导体层并且将具有所述第二导电类型的至少一个掺杂区域扩大到所述单晶半导体层中。

示例17.根据示例1-16的任何组合的方法，包括：

形成与所述基本单晶半导体层相邻的第二非晶或多晶半导体层；

在形成所述第二非晶或多晶半导体层期间或之后，将掺杂物结合到所述第二非晶或多晶半导体层中；以及

退火所述第二非晶或多晶半导体层以将所述第二非晶或多晶半导体层的至少一部分转换为第二基本单晶半导体层并且在所述第二基本单晶半导体层中形成具有所述第一导电类型的至少一个第二掺杂区域，使得第二pn结形成在具有所述第二导电类型的至少一个掺杂区域与具有所述第一导电类型的至少一个第二掺杂区域之间。

示例18.根据示例1-17的任何组合的方法，其中具有所述第二导电类型的至少一个掺杂区域是场效应晶体管结构的源极/漏极或集电极/发射极区域和/或二极管结构的阳极/阴极区域。

示例19.根据示例1-18的任何组合的方法，其中具有所述第一导电类型的至少一个半导体掺杂区域是场效应晶体管结构或二极管结构的漂移区域或场停止区域或者隧穿注射绝缘栅型双极晶体管的隧穿区域。

示例20.根据示例1-19的任何组合的方法，其中所述非晶或多晶半导体层形成为与具有所述第一导电类型的多个横向分布的半导体掺杂区域相邻，其中，所述多个横向分布的半导体掺杂区域通过二极管结构或场效应晶体管结构的场停止区域与所述二极管结构或所述场效应晶体管结构的漂移区域分离。

示例21.根据示例1-20的任何组合的方法，其中通过掩蔽结构将掺杂物结合到所述非晶或多晶半导体层中，以在所述非晶或多晶半导体层中形成多个掺杂区域。

示例22.根据示例1-21的任何组合的方法，还包括：在退火所述非晶或多晶半导体层之前加热所述非晶或多晶半导体层，使得从所述非晶或多晶半导体层发生脱气。

示例性实施例可进一步提供具有当在计算机或处理器上执行计算机程序时用于执行上述方法中的一种的程序代码的计算机程序。本领域技术人员容易理解，可以通过编程的计算机来执行各个上述方法的动作。这里，一些示例性实施例还用于覆盖程序存储设备(例如，数字存储介质)，它们是机器或计算机可读和编码机器可执行或计算机可执行程序指令，其中，指令执行上述方法中的一些或所有动作。程序存储设备例如可以是数字存储器、磁性存储介质(诸如磁盘和磁带)、硬盘驱动器或光学可读数字数据存储介质。其他示例性实施例还用于覆盖被编程以执行上述方法的动作的计算机或者(现场)可编程逻辑阵列((F)PLA)或(现场)可编程门阵列((F)PGA)，它们被编程以执行上述方法的动作。

说明书和附图仅仅示出了本公开的原理。因此，应该理解，本领域技术人员能够实现具体化本公开的原理并且包括在其精神和范围内的各种配置，尽管本文没有明确描述或示出。此外，本文引用的所有示例原则上都是为了理解本公开的原理和发明人贡献的概念的目的并且不限于这些具体引用的示例和条件。此外，本文引用原理、方面和实施例的所有表述以及具体示例都用于包括其等效物。

表示为“用于…的装置”的功能块(执行特定功能)应该理解为包括被配置为分别执行特定功能的电路的功能块。因此，“用于某事的装置”也可以理解为“被配置为或适用于某事的装置”。被配置为执行特定功能的装置因此不表示这种装置必须执行该功能(在给定的时刻)。

本领域技术人员应该理解，本文的任何功能块示图都表示具体化本公开的原理的示意性电路的概念图。类似地，应该理解，任何流程图、状态转换图、伪代码等表示可基本在计算机可读介质中表示并且由计算机或处理器执行的各种处理，而无论这些计算机或处理器是否被明确示出。

此外，以下权利要求结合到具体实施方式中，每个权利要求都代表独立的实施例。虽然每个实施例可以作为独立的实施例，但应该注意，尽管从属权利要求在权利要求中可表示与一个或多个其他权利要求的特定组合，但其他实施例还可以包括从属权利要求与每一个从属或独立权利要求的主题的组合。在本文提出这些组合，除非表明不包括特定组合。此外，还用于将一个权利要求的特征包括于任何其他独立权利要求，即使该权利要求没有直接从属于独立权利要求。

还应该注意，说明书或权利要求中公开的方法可以通过具有用于执行这些方法的每个对应动作的装置的设备来实施。

此外，应该理解，说明书或权利要求中公开的多个动作或功能可以不构造为特定顺序。因此，多个动作或功能的公开将不限于这些特定顺序，除非这些动作或功能由于技术原因而不可以互换。此外，在一些实施例中，单个动作可以包括或者可以分解为多个子动作。这些子动作可以包括作为该单个动作的一部分，除非另有明确指定。