一种化学机械研磨方法与流程

本发明涉及闪存存储器领域，更具体地说，涉及一种化学机械研磨方法。

背景技术：

NAND闪存是一种比硬盘驱动器更好的存储设备，随着人们追求功耗低、质量轻和性能佳的非易失存储产品，在电子产品中得到了广泛的应用。目前，平面结构的NAND闪存已近实际扩展的极限，为了进一步的提高存储容量，降低每比特的存储成本，提出了3D结构的NAND存储器。

在3D NAND存储器结构中，采用垂直堆叠多层数据存储单元的方式，实现堆叠式的3DNAND存储器结构，这些垂直堆叠的多层数据存储单元称之为台阶。然而在制作台阶的过程中，在台阶形成之后，台阶的最上层与最下层会形成一个很大的台阶高度差，通常，需要用SiO₂对其填充，再用CMP(化学机械研磨)方法对其磨平。

具体的，如图1和图2所示，在沉积完氧化层SiO₂后，在Core存储区采用一道Litho加Etch的工艺，形成一个切口，然后在对整个wafer进行CMP磨平。然而发明人发现，由于CMP工艺稳定性不好，存储区常常会受到凹陷缺陷的影响，结构受到破坏，如图3所示，这会直接影响后续CH(channel hole，沟道工艺)，GL(gate line，栅控制线工艺)、CT(contact，连接孔工艺)以及BEOL(后端金属连线工艺)的均匀性。

技术实现要素：

有鉴于此，本发明提供了一种化学机械研磨方法，提高三维存储器整体工艺均匀性，提高良率。

为实现上述目的，本发明提供如下技术方案：

一种化学机械研磨方法，应用于三维存储器，所述三维存储器包括沿字线方向连续排布的外围电路区域以及存储区域，所述外围电路区域以及所述存储区域均沉积有氧化层，该方法包括：

对所述外围电路区域进行第一道刻蚀，使得所述外围电路区域的氧化层的最低高度与所述存储器区域中台阶的最高高度相同；

在所述三维存储器的氧化层上形成阻挡层；

对所述存储区域进行第二道刻蚀，使得所述存储区域中台阶区域所对应的氧化层的最低高度高于所述存储器区域中台阶的最高高度；

对所述三维存储器的阻挡层以及氧化层同时进行化学机械研磨，直至所述存储区域中台阶区域所对应的氧化层的最低高度等于所述存储器区域中台阶的最高高度；

去除所述三维存储器中剩余的所述阻挡层。

优选的，所述阻挡层的材质为SiN。

优选的，所述阻挡层的材质为SiON。

优选的，所述阻挡层的厚度为500-1200A。

优选的，所述对所述存储区域进行第二道刻蚀，使得所述存储区域中台阶区域所对应的氧化层的最低高度高于所述存储器区域中台阶的最高高度，包括：

对所述存储区域进行第二道刻蚀，使得所述存储区域中台阶区域所对应的氧化层的最低高度与所述存储器区域中台阶的最高高度的差值为第一预设高度值。

优选的，所述第一预设高度值为0.5um-2um。

一种三维存储器件，基于上述的化学机械研磨方法形成，包括：

基底；

所述基底上的堆叠层，所述堆叠层包括沿字线方向连续排布的外围电路区域以及存储区域；

其中，所述外围电路区域以及所述存储区域均沉积有氧化层，且经过所述化学机械研磨方法，使得所述三维存储器件的氧化层高度与所述存储区域的台阶的最高高度相同。

与现有技术相比，本发明所提供的技术方案具有以下优点：

本方案提供的化学机械研磨方法，首先在三维存储器的外围电路区域以及所述存储区域沉积氧化层后，对所述外围电路区域进行第一道刻蚀，使得所述外围电路区域的氧化层的最低高度与所述存储器区域中台阶的最高高度相同；并在所述三维存储器的氧化层上形成阻挡层；然后，对所述存储区域进行第二道刻蚀，使得所述存储区域中台阶区域所对应的氧化层的最低高度高于所述存储器区域中台阶的最高高度；最后，对所述三维存储器的阻挡层以及氧化层同时进行化学机械研磨，直至所述存储区域中台阶区域所对应的氧化层的最低高度等于所述存储器区域中台阶的最高高度；然后再去除所述三维存储器中剩余的所述阻挡层。可见，本方案通过在氧化层的表面形成阻挡层，且，由于阻挡层的去除速度要比氧化层的去除速度慢，因此增加的阻挡层可以保护存储区域的结构，避免现有技术中由于Dishing defect的影响，提高三维存储器整体工艺均匀性，提高良率。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为现有技术中三维存储器的结构示意图；

图2为采用现有工艺对三维存储器进行CMP的过程中某一步骤时三维存储器的结构示意图；

图3为采用现有工艺对三维存储器进行CMP后的三维存储器的结构示意图；

图4为本发明实施例提供的一种化学机械研磨方法的流程图；

图5为采用本发明提供的CMP方法对三维存储器进行CMP的过程中某一步骤时三维存储器的结构示意图；

图6为采用本发明提供的CMP方法对三维存储器进行CMP的过程中某一步骤时三维存储器的结构示意图；

图7为采用本发明提供的CMP方法对三维存储器进行CMP的过程中某一步骤时三维存储器的结构示意图；

图8为采用本发明提供的CMP方法对三维存储器进行CMP的过程中某一步骤时三维存储器的结构示意图；

图9为采用本发明提供的CMP方法对三维存储器进行CMP后的三维存储器的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本方案提供的化学机械研磨方法，首先在三维存储器的外围电路区域以及所述存储区域沉积氧化层后，对所述外围电路区域进行第一道刻蚀，使得所述外围电路区域的氧化层的最低高度与所述存储器区域中台阶的最高高度相同；并在所述三维存储器的氧化层上形成阻挡层；然后，对所述存储区域进行第二道刻蚀，使得所述存储区域中台阶区域所对应的氧化层的最低高度高于所述存储器区域中台阶的最高高度；最后，对所述三维存储器的阻挡层以及氧化层同时进行化学机械研磨，直至所述存储区域中台阶区域所对应的氧化层的最低高度等于所述存储器区域中台阶的最高高度；然后再去除所述三维存储器中剩余的所述阻挡层。可见，本方案通过在氧化层的表面形成阻挡层，且，由于阻挡层的去除速度要比氧化层的去除速度要慢很多，因此增加的阻挡层可以保护存储区域的结构，避免现有技术中由于Dishing defect的影响，提高三维存储器整体工艺均匀性，提高良率。

请参阅图4，为本实施例提供的一种化学机械研磨方法的流程示意图，其中，该CMP方法应用于三维存储器，如图1所示，所述三维存储器包括沿字线方向连续排布的外围电路区域Periphery以及存储区域Core，所述外围电路区域以及所述存储区域均沉积有氧化层SiO2，该方法包括步骤：

S1、对所述外围电路区域进行第一道刻蚀，使得所述外围电路区域的氧化层的最低高度与所述存储器区域中台阶的最高高度相同；

S2、在所述三维存储器的氧化层上形成阻挡层；

S3、对所述存储区域进行第二道刻蚀，使得所述存储区域中台阶区域所对应的氧化层的最低高度高于所述存储器区域中台阶的最高高度；

S4、对所述三维存储器的阻挡层以及氧化层同时进行化学机械研磨，直至所述存储区域中台阶区域所对应的氧化层的最低高度等于所述存储器区域中台阶的最高高度；

S5、去除所述三维存储器中剩余的所述阻挡层。

具体的，结合图5-图9，对本CMP方法的每个步骤进行说明，如下：

首先，如图5所示，对所述外围电路区域Periphery进行第一道刻蚀，如CPL1PH etch，使得所述外围电路区域的氧化层101的最低高度H1与所述存储器区域中台阶的最高高度H2相同，即，etch深度取决于core的step height，CPL1etch之后periphery上的最低氧化层高度要与core中台阶的最高位置平齐。

然后，如图6所示，在所述三维存储器的氧化层上形成阻挡层，需要说明的是，在本实施例中，是在CPL1etch之后长一层1200A SiN做为CMP阻挡层，其中，阻挡层的材质可以为SiN或SiON，且所述阻挡层的厚度优选为500-1200A。因为发明人考虑到阻挡层的厚度不能太厚也不能太薄，因为太厚，SiN太多，CMP磨不动。也不能太薄，比如说400A，有的地方可能只长了300A，如果CMP磨掉了350ASiN,那么这个只长了300A的位置结构会被破坏。因此，本实施例中最优选用阻挡层的厚度在500-1200A。

之后，如图7所示，对所述存储区域core进行第二道刻蚀，如，做CPL2Photo与Etch，去除core区大部分的氧化硅，使得所述存储区域中台阶区域所对应的氧化层的最低高度H3高于所述存储器区域中台阶的最高高度H2。

需要说明的是，在本实施例中，所述对所述存储区域进行第二道刻蚀，使得所述存储区域中台阶区域所对应的氧化层的最低高度高于所述存储器区域中台阶的最高高度，具体为：对所述存储区域进行第二道刻蚀，使得所述存储区域中台阶区域所对应的氧化层的最低高度与所述存储器区域中台阶的最高高度的差值为第一预设高度值。所述第一预设高度值为0.5um-2um。即，图7中，H3-H2＝第一预设高度值。

再然后，如图8所示，对所述三维存储器的阻挡层以及氧化层同时进行化学机械研磨，直至所述存储区域中台阶区域所对应的氧化层的最低高度等于所述存储器区域中台阶的最高高度，即做ILDC CMP,停止在Core区本身的SIN阻挡层以及Periphery区的SIN阻挡层。

最后，如图9所示，去除所述三维存储器中剩余的所述阻挡层，即去除Core区以及Periphery区SIN阻挡层。

综上可知，本方案通过在氧化层的表面形成阻挡层，且，由于阻挡层的去除速度要比氧化层的去除速度要慢很多，因此增加的阻挡层可以保护存储区域的结构，避免现有技术中由于Dishing defect的影响，提高三维存储器整体工艺均匀性，提高良率。

在上述实施例的基础上，本实施例还提供了一种三维存储器件，该器件通过上述的化学机械研磨方法形成，该存储器件包括：

基底；

所述基底上的堆叠层，所述堆叠层包括沿字线方向连续排布的外围电路区域以及存储区域；

其中，所述外围电路区域以及所述存储区域均沉积有氧化层，且经过所述化学机械研磨方法，使得所述三维存储器件的氧化层高度与所述存储区域的台阶的最高高度相同。

综上所述，本方案提供的化学机械研磨方法，首先在三维存储器的外围电路区域以及所述存储区域沉积氧化层后，对所述外围电路区域进行第一道刻蚀，使得所述外围电路区域的氧化层的最低高度与所述存储器区域中台阶的最高高度相同；并在所述三维存储器的氧化层上形成阻挡层；然后，对所述存储区域进行第二道刻蚀，使得所述存储区域中台阶区域所对应的氧化层的最低高度高于所述存储器区域中台阶的最高高度；最后，对所述三维存储器的阻挡层以及氧化层同时进行化学机械研磨，直至所述存储区域中台阶区域所对应的氧化层的最低高度等于所述存储器区域中台阶的最高高度；然后再去除所述三维存储器中剩余的所述阻挡层。可见，本方案在氧化层的表面形成阻挡层，且，阻挡层的去除速度要比氧化层的去除速度慢，因此增加的阻挡层可以保护存储区域的结构，避免现有技术中由于Dishing defect的影响，提高三维存储器整体工艺均匀性，提高良率。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。