封装的半导体器件以及封装方法与流程

本发明的实施例总体涉及半导体领域，更具体地，涉及封装的半导体器件以及封装方法。

背景技术：

半导体器件用于各种电子应用中，诸如个人计算机、手机、数码相机和其他电子设备。通常制造半导体器件包括：在半导体衬底上方依次沉积绝缘或介电层、导电层和半导体材料层；并且使用光刻来图案化各个材料层以在半导体衬底上方形成电路组件和元件。通常，在单个半导体晶圆上制造数十或数百个集成电路。通过沿着划线来锯切集成电路而分为单独的管芯。然后，以多芯片模式或以其他类型的封装来单独地封装单独的管芯。

半导体工业通过不断减小最小特征尺寸来不断提高各种电子组件(如，晶体管、二极管、电阻器、电容器等)的集成度，这使得更多的组件集成到给定的面积中。在一些应用中，这些较小的电子组件也需要比先前的封装占用更小面积的较小的封装。

一种用于已经开发的半导体器件的更小的封装是晶圆级封装(wlp)，其中，集成电路被封装到通常包括再分布层(rdl)或后钝化互连件(ppi)的封装件中，该再分布层或后钝化互连件用于为封装件的接触焊盘扇出引线，使得电接触件可以被制造为比集成电路的接触焊盘具有更大的间距。例如，wlp通常用于封装要求高速度、高密度和更多的引脚数的集成电路(ic)。

技术实现要素：

根据本发明的一个方面，提供了一种封装的半导体器件，包括：集成电路管芯；第一模制材料，形成在所述集成电路管芯周围；通孔，设置在所述第一模制材料内；再分布层(rdl)的第一侧，连接至所述集成电路管芯、所述通孔以及所述第一模制材料；第二模制材料，设置在所述rdl的第二侧上方，所述rdl的所述第二侧与所述rdl的所述第一侧相对；以及天线，设置在所述第二模制材料上方。

根据本发明的另一方面，提供了一种封装的半导体器件，包括：多个集成电路管芯；第一模制材料，设置在所述多个集成电路管芯周围；第一通孔，设置在所述第一模制材料内；再分布层(rdl)的第一侧，连接至所述多个集成电路管芯和所述第一通孔；多个表面安装器件，连接至所述rdl的第二侧，所述rdl的所述第二侧与所述rdl的所述第一侧相对；第二模制材料，设置在所述rdl的所述第二侧上方并且围绕所述多个表面安装器件；天线，设置在所述第二模制材料上方，其中，所述第一通孔包括用于所述天线的接地连接件，并且所述rdl的一部分或所述第二模制材料中的第二通孔包括所述天线的馈电元件。

根据本发明的又一方面，提供了一种封装半导体器件的方法，所述方法包括：在多个集成电路管芯和通孔周围形成第一模制材料；在所述多个集成电路管芯、所述通孔以及所述第一模制材料上方形成再分布层(rdl)；将表面安装器件连接至所述rdl；在所述表面安装器件周围以及在所述rdl上方形成第二模制材料；以及在所述第二模制材料上方形成导电材料，其中所述导电材料包括天线。

附图说明

当结合附图进行阅读时，根据下面详细的描述可以最佳地理解本发明的方面。应该强调的是，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚地讨论，各个部件的尺寸可以任意地增加或减少。

图1和图2为根据本发明的一些实施例示出的包括天线的封装的半导体器件的截面图。

图3a是根据一些实施例示出的包括天线的封装的半导体器件的截面图。

图3b和图3c为示出了在图3a中示出的封装的半导体器件的部分的顶视图。

图4a是根据一些实施例示出的包括天线的封装的半导体器件的截面图。

图4b为示出了在图4a中示出的封装的半导体器件的一部分的顶视图。

图5a是根据一些实施例示出的包括天线的封装的半导体器件的截面图。

图5b为示出了在图5a中示出的封装的半导体器件的一部分的顶视图。

图6a是根据一些实施例示出的包括天线的封装的半导体器件的截面图。

图6b和图6c为示出了在图6a中示出的封装的半导体器件的部分的顶视图。

图7a是根据一些实施例示出的包括天线的封装的半导体器件的截面图。

图7b和图7c为示出了在图7a中示出的封装的半导体器件的部分的顶视图。

图8a是根据一些实施例示出的包括天线的封装的半导体器件的截面图。

图8b和图8c为示出了在图8a中示出的封装的半导体器件的部分的顶视图。

图9a是根据一些实施例示出的包括天线的封装的半导体器件的截面图。

图9b、9c和9d为示出了在图9a中示出的封装的半导体器件的部分的顶视图。

图10至图20为根据一些实施例示出的处于各个阶段的封装半导体器件的方法的截面图。

图21至图23为根据一些实施例示出的处于各个阶段的封装半导体器件的方法的截面图。

图24是根据本发明的一些实施示出的封装半导体器件的方法的流程图。

具体实施方式

以下公开内容提供了许多用于实现本发明的不同特征的不同实施例或实例。以下描述组件和布置的具体实例以简化本发明。当然，这些仅是实例并且不意欲限制本发明。例如，在下面的描述中第一部件在第二部件上方或者在第二部件上的形成可以包括其中第一部件和第二部件以直接接触形成的实施例，并且也可以包括其中可以在第一部件和第二部件之间形成额外的部件，使得第一和第二部件可以不直接接触的实施例。而且，本发明在各个实例中可以重复参考数字和/或字母。该重复是出于简明和清楚的目的，而其本身并未指示所讨论的各个实施例和/或配置之间的关系。

而且，为便于描述，在此可以使用诸如“在...之下”、“在...下方”、“下部”、“在...之上”、“上部”等的空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对位置术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且本文使用的空间相对描述符可以同样地作相应的解释。

在本发明中公开了包括天线的封装的半导体器件和封装半导体器件的方法。贯穿各个视图和示出的实施例，相同的参考标号用于指定相同的元件。首先描述若干实施例，其中在封装的半导体器件中包括有天线，参照图1至图9d。接下来将参照图10至图20、图21、图23和图24描述根据一些实施例的一些示例性封装工艺流程，其中描述了一些示例性材料、尺寸和一些实施例的各种元件的形成方法。

图1和图2为根据本发明的一些实施例示出的包括天线110的封装的半导体器件100的截面图。首先参照图1，在一些实施例中，封装的半导体器件100包括多个集成电路管芯102以及设置在该多个集成电路管芯102周围并且包封该多个集成电路管芯102的第一模制材料104a。在一些附图中示出了两个集成电路管芯102；然而，根据一些实施例在封装的半导体器件100中可包括一个、两个、或三个或更多个集成电路管芯102。在一些实施例中，至少一个通孔106设置在第一模制材料104a内。例如，在一些实施例中，多个通孔106设置在第一模制材料104a内。在本文中还将上述多个通孔106称为第一通孔106(或第一通孔106a，见图2)。例如，在一些实施例中，第一通孔106为封装的半导体器件100提供竖直电连接。在一些实施例中，第一通孔106中的至少一个为封装的半导体器件100的天线110提供接地连接，这将在本文中进一步描述。

再分布层(rdl)108设置在多个集成电路管芯102、第一模制材材104a、以及第一通孔106上方。在一些实施例中，rdl108为封装的半导体器件100提供水平电连接。例如，在一些实施例中，rdl108包括互连结构，互连结构包括封装的半导体器件100的扇出式布线。例如，扇出式布线的接触焊盘布置在比集成电路管芯102的接触件118的更大的封装区上。第二模制材料104b设置在rdl108上方。

在一些实施例中，天线110设置在第二模制材料104b上方。在一些实施例中，天线110包括金属，金属共形地涂布在第二模制材料104b的顶部表面上方以及第二模制材料104b、rdl108以及第一模制材料104a的侧壁上方。天线110的结构有利地将共形涂布工艺并入到封装工艺流程中，这减小了封装件的高度和成本，并且这也增大了天线110的设计的灵活度。

在一些实施例中，在形成第一模制材料104a之前，多个集成电路管芯102和第一通孔106连接至和/或形成在绝缘材料112上方。例如，在一些实施例中，多个接触焊盘114形成在绝缘材料112内或表面上方。接触焊盘114中的至少一个(例如，图1中示出的视图中的右侧的接触焊盘114)连接至(即，在一些实施例中耦合至)接地连接端116。接触焊盘114通过第一通孔106中的一个连接至rdl108的导电部分，诸如一个或多个导线120和通孔122。rdl108连接至天线110的一部分，即，连接至在图1中示出的视图中天线110的侧壁。在一些实施例中，绝缘材料112包括设置在其上的接地接触件(例如，连接至接地连接端116的接触焊盘114)，并且第一通孔106中的一个连接至该接地接触件。例如，接触件126可用于将封装的半导体器件100电连接至另一个器件或电连接在终端应用中。

集成电路管芯102包括设置在其表面上的多个接触件118。接触件118可设置在绝缘材料层内。接触件118连接至rdl108的导电部件，诸如形成在rdl108的一个或多个绝缘材料层124内的导线120和/或导电通孔122。在一些实施例中，在图1中以虚影(例如，虚线)示出的连接件126连接至接触焊盘114中的至少一些。

图2示出了一些实施例，其中，设置在第一模制材料104a中的多个通孔106a包括第一通孔106a，并且至少一个第二通孔106b设置在第二模制材料104b内。在图2中示出了一个第二通孔106b。多个第二通孔106b也可形成在第二模制材料104b中。在一些实施例中，第二通孔106b的一端(即，图2中的顶部端)连接至(即，在一些实施例中，直接连接至)天线110，并且第二通孔106b的相对端(即，图2中的底部端)连接至rdl108的导电部分。rdl108的导电部分连接至第一通孔106a中的至少一个通孔，而该至少一个通孔通过在绝缘材料112内或设置在绝缘材料112上或上方的接触焊盘114连接至接地连接端116。例如，在一些实施例中，rdl108的导电部分没有直接连接至天线110。

在一些实施例中，天线110的馈电元件形成在rdl108中、模制材料104a或104b内，或者在rdl108中和模制材料104a内，或者在rdl108中和模制材料104b内，这在图1和图2中未示出，并且将在本文中进一步描述。在一些实施例中，天线110被图案化。在其他实施例中，天线110未被图案化。在一些实施例中，一个或多个器件可连接至rdl108的连接有多个集成电路管芯102的相对侧。

图3a是根据一些实施例示出的包括天线110的封装的半导体器件100的截面图。图3b和图3c为示出了在图3a中示出的封装的半导体器件100的分别邻近rdl108和天线110的顶部表面的部分的顶视图。一个或多个表面安装器件128连接至rdl108。第二模制材料104b设置在表面安装器件128周围并且包封表面安装器件128。例如，在一些实施例中，表面安装器件128包括适于与天线110通讯和/或控制天线110的功能的部件。

在示出的一些实施例中天线110被图案化，如在图3a和图3c中所示。在天线110材料形成在第二模制材料104b的表面和侧壁上方之后，可使用例如激光图案化工艺、激光钻孔工艺或激光开槽工艺来图案化天线110材料。还可使用其他方法，诸如蚀刻工艺或其他方法来图案化天线110材料。天线110材料包括形成在其中的一个或多个孔132，如在图3a中的截面图和图3c中的顶视图中所示。在图3c中示出的天线110中的图案形状为实例，天线110中的图案还可包括其他形状。

天线110在一侧上(即，图3a中的左侧上)通过第一通孔106a接地，其中第一通孔106通过设置在绝缘材料112内的接触焊盘114连接至接地连接端116。例如，天线110设置在第一模制材料104a的侧壁上方，并且第一通孔106a连接至天线110的设置在第一模制材料104a的侧壁上方的一部分。rdl108的一部分还邻近天线110并且直接连接至天线110。例如，在示出的一些实施例中，使用rdl108、第一通孔106a以及接触焊盘114将天线110接地。

如在图3a的右侧以及图3b中示出的顶视图中所示，封装的半导体器件100包括天线110的馈电(feedingelement)元件130，馈电元件130设置在rdl108中。馈电元件130形成在rdl108的导电材料层中，诸如在一些实施例中，形成在rdl108的导线120层中。在图3a和图3b中示出的实施例的一些中，馈电元件130直接连接至天线110。例如，馈电元件130邻近天线110设置在rdl108的侧壁上。例如，在图3a至图3c中示出的一些实施例中，形成在rdl108中的馈电元件130电和机械地连接至天线110。在一些实施例中，馈电元件130邻近天线110设置而不连接至天线110，这将在本文中进一步描述。

在一些实施例中，清除区134设置在馈电元件130邻近处。清除区134包括邻近用于天线110的馈电元件130的间隙区域，其中没有形成封装的半导体器件100中的部件或布线。例如，在一些实施例中，清除区134有利地防止或减小对馈电元件130和/或天线110的传输的干扰。例如，在一些实施例中，第一通孔106a和/或第二通孔106b(见图2)没有形成或设置在邻近馈电元件130的清除区134中。如另一个实例，在一些实施例中，rdl108的互连布线，诸如导线120和导电通孔122没有形成或设置在邻近馈电元件130的清除区134中。同样地，在一些实施例中，集成电路管芯102和表面安装器件128没有形成或设置在邻近馈电元件130的清除区134中。

在一些实施例中，天线在一侧接地，而馈电元件130形成在与天线110接地一侧相对的一侧上。例如，馈电元件130还可形成在相对于天线110的接地区域的天线110的其他位置上。

图4a是根据一些实施例示出的包括天线110的封装的半导体器件100的截面图。图4b为示出了图4a中示出的封装的半导体器件的邻近rdl108和天线110的顶部表面的部分的顶视图。

示出了形成在rdl108中的馈电元件130，以及邻近馈电元件130的清除区134。天线110设置在第二模制材料104b的表面(例如，顶部表面和侧壁)上方。第二通孔106b设置在第二模制材料104b内。第二通孔106b连接至天线110的设置在第二模制材料104b的顶部表面上方的一部分；例如，第二通孔106的顶端连接至天线110。第二通孔106b通过rdl108的一部分连接至第一通孔106a。第一通孔106a连接至可连接至接地连接端116的接触焊盘114。因此，天线110通过第二通孔106b、rdl108的一部分、第一通孔106a、以及接触焊盘114接地。

图4b还示出了密封环136，在一些实施例中密封环136可邻近封装的半导体器件100的外围形成。例如，密封环136可形成在rdl108的一个或多个导电材料层中。密封环136还可设置在封装的半导体器件100的其他材料层中，诸如在第一模制材料104a和/或第二模制材料104b中。例如，在一些实施例中，密封环136加固封装的半导体器件100，向封装的半导体器件100提供增大的坚固性，并且防止或减小了在随后的分离工艺期间的损害，分离工艺用于将同时封装的多个封装的半导体器件100彼此分离。在一些实施例中，不包括密封环136。天线110围绕密封环136设置并且通过rdl108的绝缘材料124、第一模制材料104a和/或第二模制材料104b与密封环136分离。

图5a是根据一些实施例示出的包括天线110的封装的半导体器件100的截面图。图5b是示出了根据一些实施例的在图5a中示出的封装的半导体器件100的一部分的顶视图。示出了信号或传输路径138，其中信号从馈电元件130发射至天线110并且通过接地路径返回。

图5b还根据一些实施例以虚线示出了多个连接件126在封装的半导体器件100的底部表面上的布置。例如，连接件126和/或通孔106a(见图5a)可连接至设置在绝缘材料112上或内部的每个接触焊盘114。例如，在一些实施例中，接触焊盘114、通孔106a、以及连接件126可沿封装的半导体器件100的边缘设置成单行或多行。例如，接触焊盘114、通孔106a、以及连接件126还可以行和列布置成球栅阵列(bga)(未示出)。例如，图5b还示出了图4b示出和描述的密封环136。

图6a是根据本公开的一些实施例示出的包括天线110的封装的半导体器件100的截面图。图6b和图6c为示出了在图6a中示出的封装的半导体器件100的分别邻近rdl108和天线110的顶部表面的部分的顶视图。馈电元件130通过第二通孔106b直接地连接至天线110。如在图6b中所示，清除区134邻近馈电元件130设置。天线110通过设置在第二模制材料104b内的第二通孔106b、rdl108的一部分、设置在第一模制材料104a内的第一通孔106a、以及连接至接地连接端116的接触焊盘114接地。天线110通过最左侧第二通孔106b、rdl108的一部分、第一通孔106a、接触焊盘114接地，并且然后连接至接地连接端116。

馈电元件130形成在rdl108的一部分中并且还包括第二通孔106b。清除区134(见图6b)邻近馈电元件130设置。在图6a的视图中，馈电元件130的第二通孔106b在第二模制材料104b的顶部表面处直接连接或连接至天线110。

在图3a至图3c、图4a和图4b、图5a和图5b、以及图6a至图6c中示出的一些实施例中，馈电元件130直接连接或连接至天线110。例如，馈电元件130包括形成在rdl108的一部分中的第一部分以及包括第二通孔106b的第二部分。因此，馈电元件130包括位于rdl108中的水平部分以及包括第二通孔106b的竖直部分。例如，天线110可通过rdl108的一部分、第一通孔106a、rdl108的一部分与第一通孔106a、连接至rdl108的一部分的第二通孔106b或者通过rdl108的一部分连接至第一通孔106a的第二通孔106b接地。

在本发明的一些实施例中，馈电元件130邻近天线110设置并且馈电元件130不直接连接至天线110。例如，图7a是根据一些实施例的示出包括天线110的封装的半导体器件100的截面图。天线110邻近馈电元件130设置。图7b和图7c为示出了在图7a中示出的封装的半导体器件100的分别邻近rdl108和天线110的顶部表面的部分的顶视图。

馈电元件130形成在rdl108的一个或多个导电材料层中，诸如导线120层。馈电元件可包括在顶视图中基本上直的线或可包括如在图7b中所示出的顶视图中的弯曲形状。在图7b中示出的清除区134邻近馈电元件130设置。在一些实施例中，馈电元件130可包括在顶视图中大约10μm或更大的宽度和在顶视图中大约1mm或更大的长度。例如，馈电元件130还可包括其他尺寸，诸如具有大约10μm或更小的宽度和大约1mm或更小的长度。在一些实施例中，馈电元件130在水平和/或竖直方向上与天线110间隔大约200μm或更大。在一些实施例中，馈电元件130可与天线110间隔其他量，例如，诸如间隔大约200μm或更小。

在一些实施例中，天线110未被图案化，如在图7a的截面图中以及在图7c的顶视图中示出。在一些实施例中，天线110包括导电材料的连续薄片(sheet)或材料层。例如，如在图3a、图3c、图4a、图4b、图5a、图6a和图6c中所示，在图7a至图7c中示出的一些实施例中，天线110还可被图案化。

图8a是根据一些实施例示出的包括天线110的封装的半导体器件100的截面图。图8b和图8c为示出了在图8a中示出的封装的半导体器件100的分别邻近rdl108和天线110的顶部表面的部分的顶视图。在图8a至图8c中示出的一些实施例中，天线110未被图案化。例如，在一些实施例中，如在图3a、图3c、图4a、图4b、图5a、图6a和图6c中所示，在图8a至图8c中示出的一些实施例中，天线110还可被图案化。

天线110的接地可通过第二通孔106b直接连接至rdl108的一部分实现，其中rdl108的该部分连接至第一通孔106a，而该第一通孔106a连接至接触焊盘114，接触焊盘114连接至接地连接端116，类似于在图2、图4a和图4b、图5a和图5b、以及图6a至图6c中示出的一些实施例。

馈电元件130形成在rdl108的一部分中并且不直接连接至天线110，如对在图7a至图7c中示出的一些实施例的展示和描述。更确切地说，馈电元件130邻近天线110设置但与天线110间隔预定距离。

图9a是根据一些实施例示出的包括天线110'的封装的半导体器件100'的截面图。图9b、9c和9d为示出了在图9a中示出的封装的半导体器件100的部分的顶视图。图9b示出了rdl108的一部分和表面安装器件128的顶视图。图9c示出了天线110'的屏蔽部分110a的顶视图。图9d示出了天线110'的天线部分110b的顶视图。

天线110'包括包含屏蔽部分110a的第一部分和包含天线部分110b的第二部分。屏蔽部分110a在本文中也被称为屏蔽材料110a，并且天线部分110在本文中也被称为天线110b。馈电元件130邻近屏蔽部分110a中的孔口132设置(例如，在图9a中设置在孔口132下面)。例如，屏蔽部分110a中的孔口132可包括平行或垂直于馈电元件130延伸的槽形。因此，馈电元件130的一部分或全部通过屏蔽部分110a中的孔口132邻近天线部分110b设置。屏蔽部分110a适于屏蔽或阻挡其他无线辐射从封装的半导体器件100'的被屏蔽部分110a覆盖的部分中泄露。在一些实施例中，来自馈电元件130的辐射通过屏蔽部分110a中的孔口132并且激励天线部分110b，然后天线部分110b传输这些辐射。在一些实施例中，天线110'的屏蔽部分110a如在图9a和图9b中所示地接地，而天线110'的天线部分110b不接地。

因此，在一些实施例中，封装的半导体器件100'包括形成屏蔽部分110a和天线部分110b的两个共形施加的导电材料。包括屏蔽部分110a的导电材料形成在第二模制材料104b上方，并且包括屏蔽部分110a的导电材料被图案化有孔口。第三模制材料104c形成在导电材料110上方，并且包括天线部分110b的导电材料形成在第三模制材料104c上方。

在图9a至图9d中示出的一些实施例中，附加第一通孔106a(未示出)可在第一模制材料104a内包括在封装的半导体器件100'中，因为天线110'的屏蔽部分110a起到屏蔽件的作用，而非天线的作用。在一些应用中，用于将天线110'的屏蔽部分110a连接至接地连接端116的附加第一通孔106a是有利的，例如，在一些实施例中，因为提高了天线110'的屏蔽部分110a的屏蔽性能，并且可提高屏蔽部分110a的屏蔽性能。屏蔽部分110a在本文中在一些实施例中还被称为屏蔽材料。

图10至图20为示出了根据一些实施例的封装半导体器件的方法在封装过程的各个阶段的截面图，其中封装的半导体器件100包括封装中的天线110。要注意的是，馈电元件130和底面连接端未在图10至图20中示出。然而，之前在本文中描述的馈电元件130和底面连接端与rdl108的部分和/或封装的半导体器件100的通孔106a和106b同时形成。

在图10中，根据一些实施例，为了封装包括天线110的半导体器件100，首先提供载体142。载体142在本文中还被称为第一载体142。载体142可以包括玻璃载体衬底、陶瓷载体衬底、诸如半导体晶圆的晶圆、胶带等。例如，在一些实施例中，在封装工艺之后，载体142随后被去除。载体142可以包括在其上形成且可以包括聚合物基材料的释放层(未示出)。释放层可以连同载体142从将在随后的处理步骤中形成的上面的结构处去除。在一些实施例中，释放层可以包括加热时失去其粘合性的环氧基热释放材料，诸如光热转换(lthc)释放涂层。在其它实施例中，释放层可以包括紫外(uv)胶，当暴露于紫外光时，紫外(uv)胶失去其粘合性。释放层可以液态分配然后固化，并且可以是层压在载体142上的层压膜等。

粘合剂144可形成或分配在载体142上的释放层上方。粘合剂可以包括管芯附接膜(daf)、胶、聚合物材料等。

绝缘材料112形成在设置于载体142上的粘合剂144上方。在一些实施例中，绝缘材料112包括例如具有大约50μm或更小的厚度的聚合物。绝缘材料112可以包括环氧基树脂、聚苯并恶唑(pbo)、聚酰亚胺、苯并环丁烯(bcb)等的聚合物。绝缘材料112可以通过诸如旋涂、化学汽相沉积(cvd)、层压等或它们的组合的可接受的任何沉积工艺形成。

在一些实施例中，多个接触焊盘114和多个第一通孔106a形成在载体142上方，以及绝缘材料112上方。在一些实施例中，例如，如在图1中所示，接触焊盘114形成在绝缘材料112内。在图11中示出四个接触焊盘114和四个第一通孔106a；然而，成百上千的接触焊盘114和第一通孔106a可包括在封装的半导体器件100中。在一些实施例中，可通过镀工艺形成接触焊盘114和/或第一通孔106a。还可使用消减蚀刻工艺，通过在载体142上方形成导电材料，以及使用光刻工艺图案化导电材料来形成接触焊盘114和/或第一通孔106a。也可使用其他方法形成接触焊盘114和第一通孔106a。

在一些实施例中，为了使用镀工艺形成多个接触焊盘114和/或第一通孔106a，晶种层(未示出)形成在载体142上方(例如，在释放膜、粘合剂144、以及设置在载体142上方的绝缘材料112上方)。晶种层包括金属层，其可以是单层或包括由不同材料形成的多个子层的复合层。在一些实施例中，晶种层包括钛层和设置在钛层上方的铜层。例如，晶种层可以使用溅射、物理汽相沉积(pvd)等形成。

牺牲材料(也未示出)然后形成在晶种层上并且被图案化。例如，牺牲材料可以包括诸如光刻胶或感光的绝缘体的感光材料。牺牲材料可以通过旋涂等形成，并且可以通过将牺牲材料暴露于从其上具有期望图案的图案化的光刻掩模反射或穿过具有期望图案的图案化的光刻掩模传输的光或能量来图案化牺牲材料。在一些实施例中，牺牲材料的图案对应于用于要形成在载体142上方的接触焊盘114和/或第一通孔106s的图案。牺牲材料的图案化形成穿过牺牲材料的开口，使得晶种层的部分暴露出来。

导电材料形成在牺牲材料的开口中并且形成在晶种层的暴露部分上，从而形成接触焊盘114和/或第一通孔106a。通过诸如电镀或化学镀等的镀工艺形成导电层。导电材料可以包括诸如铜、钛、钨、铝的金属、它们的合金或多层等。

然后，去除牺牲材料以及晶种层的其上未形成导电材料的部分。可以通过诸如使用氧离子体等的可接受的灰化工艺或剥离工艺去除牺牲材料。也可以使用蚀刻工艺去除牺牲材料，例如，在感光绝缘材料用作于牺牲材料的一些实施例中。在去除牺牲材料之后，诸如通过使用可接受的蚀刻工艺(诸如通过湿或干蚀刻)去除晶种层的暴露的部分。例如，去除了设置在牺牲材料下方的晶种层。例如，在图11中所示，晶种层的剩余部分和导电层形成接触焊盘114和/或第一通孔106a。

可使用镀工艺形成接触焊盘114，并且包括光刻胶层的第二牺牲材料可被施加并且被图案化有用于第一通孔106a的图案。例如，在一些实施例中，接触焊盘114的部分可用作用于形成第一通孔106a的晶种层。然后去除第二牺牲材料。一些接触焊盘114包括与其连接的第一通孔106a、并且其他接触焊盘114包括用于稍后将形成的集成电路管芯102的接触焊盘。在各集成电路管芯102之间的电连接件还可在接触焊盘114的形成期间形成。例如，电连接件可包括导线或蚀刻槽(etchrun)。

在一些实施例中，第一通孔106a可包括铜或铜合金。在一些实施例中，第一通孔106a可包括大约190μm或更大的直径，例如，在第一通孔106a用于接地或作为馈电元件130的一部分的一些实施例中。在一些实施例中，第一通孔106a还可包括大约190μm或更小的直径，并且第一通孔106a可包括其他材料。

然后，在绝缘材料112上方的一个或更多个集成电路管芯102连接至载体142，如在图12中所示。例如，在一些实施例中，集成电路管芯102可通过设置在集成电路管芯102的底部表面上的粘合剂或释放膜而连接至绝缘材料112。集成电路管芯102可连接至形成在载体142上的电连接件的部分和/或接触焊盘114。

集成电路管芯102可以包括具有形成在其中或其上的电气电路的衬底。例如，衬底可以包括掺杂或未掺杂的块状硅、或绝缘体上半导体(soi)衬底的有源层。集成电路管芯102的衬底的电气电路可以是适合于特定应用的任何类型的电路。集成电路管芯102可以包括逻辑器件、存储器、处理器或其他类型的器件。作为其他的实例，形成在集成电路管芯102的衬底内或上的电气电路可以包括各个n型金属氧化物半导体(nmos)和/或p型金属氧化物半导体(pmos)器件，诸如晶体管、电容器、电阻器、二极管、光电二极管、熔丝等，将它们互连以执行一种或多种功能。该功能可以包括存储结构、逻辑结构、处理结构、传感器、放大器、电源分配、输入/输出电路等。本领域的普通技术人员将理解，为了示例性目的提供以上实例，以进一步解释一些示例性实施例的应用但不意味着以任何方式限制本发明。对于给定应用其他电路也是适用的。通常通过在半导体晶圆上形成多个集成电路管芯102，并且沿着划线分割成单个集成电路管芯102来制造出集成电路管芯102。

第一模制材料104a设置在第一通孔106a和集成电路管芯102的上方和周围，这在图13中示出。例如，在一些实施例中，第一模制材料104a包封第一通孔106a和集成电路管芯102。例如，模制材料104a可以包括模塑料，该模塑料包括诸如环氧树脂的绝缘材料、填充材料、应力释放剂(sra)、助粘剂、其它材料或它们的组合。在一些实施例中，当施加时，第一模制材料104a可以包括液体或凝胶，使得模制材料104a在第一通孔106a与集成电路管芯102之间和周围流动。然后固化第一模制材料104或使其干燥，从而使其形成固体。在一些实施例中，在第一模制材料104a的固化工艺和等离子体处理工艺期间，可以施用模制材料夹具。在一些实施例中，在沉积时，第一模制材料104a延伸超过第一通孔106和集成电路管芯102的顶部表面，如在图13中在104a'处以虚线示出。例如，在施加第一模制材料104a之后，使用诸如化学机械抛光(cmp)工艺、研磨工艺、蚀刻工艺或它们的组合的平坦化工艺去除第一模制材料104a的顶部。其它方法也可以用于平坦化第一模制材料104a。也可以在用于第一模制材料104a的平坦化工艺期间去除第一通孔106a和/或集成电路管芯102的顶部部分。在一些实施例中，可以控制施加的第一模制材料104a的量，以使第一通孔106a和集成电路管芯102的顶部表面暴露。其它方法也可以用于形成第一模制材料104a。

接下来，包括互连结构的rdl108形成在第一模制材料104a、集成电路管芯102、以及第一通孔106a上方，如在图14中所示。在一些实施例中，rdl108的一个或多个导电材料层和绝缘材料层随后形成在第一模制材料104a上方。例如，rdl108可形成在平坦化的第一模制材料104a、第一通孔106a、以及集成电路管芯104上方，如在图14中所示。例如，rdl108的形成在rdl108的绝缘材料层124内的导电部件(也见图1)可包括导线120、导电通孔122(未在图14中示出，见图1)、置放焊盘、和/或可包括与第一通孔106a类似的导电材料和/或形成方法的其他类型的部件。

rdl108可包括扇出布线，其中rdl108的置放焊盘或接触焊盘比集成电路管芯102上的接触焊盘118间隔地更并且具有更大的封装面积。rdl108还可包括其他类型的布线，诸如后钝化互连件(ppi)或其他类型的互连结构。例如，在一些实施例中，使用晶圆级封装(wlp)工艺形成rdl108。例如，rdl108可包括一个或多个导线120层。rdl108可不包括或包括一个或多个导电通孔122层。rdl108的导线120和/或导电通孔122的一些可连接至集成电路管芯102的接触焊盘118和/或第一通孔106a。

绝缘材料层124(也见图1)围绕导线120和导电通孔122形成，从而形成rdl108。绝缘材料层124可包括聚合物，诸如pbo、聚酰亚胺、bcb等。在一些实施例中，绝缘材料层124可以包括诸如氮化硅的氮化物；诸如氧化硅、磷硅酸盐玻璃(psg)、硼硅酸盐玻璃(bsg)、掺杂硼的磷硅酸盐玻璃(bpsg)的氧化物；它们的组合或多层等。可以通过诸如旋涂、cvd、层压等或它们的组合的任何可接受的沉积工艺形成绝缘材料层124。

在一些实施例中，使用镀工艺形成rdl108的导线120、导电通孔122、以及其他导电部件。例如，一个或多个绝缘材料层124形成在第一模制材料104a、第一通孔106a、以及集成电路管芯102上方，并且使用光刻来图案化一个或多个绝缘材料层124。使用单镶嵌工艺，如对第一通孔106a的描述，可形成晶种层并且可形成牺牲材料，并且导电材料可通过图案化的牺牲材料镀在晶种层上方，以形成导电通孔122、导线120和/或rdl108的其他导电部件。然后去除牺牲材料和暴露的晶种层。如另一个实例，在一些实施例中，可使用双镶嵌工艺将导电通孔122和导线120同时镀在晶种层上方。例如，可在一个或多个绝缘材料层124内使用镶嵌方法形成一个或多个导电通孔122层和导线120层。

可重复此处描述的用于形成rdl108的导电部件的工艺以用于附加的导电通孔和导线层(如果任何附加的导电通孔和导线层包括在rdl108中的话)。导电通孔122可互连并且电连接rdl108中的各个导电部件层中的各个导线120和其他金属化图案。

在一些实施例中，rdl108的导线120和导电通孔122可以包括：使用溅射工艺形成的包括大约2μm至大约3μm或更小厚度的钛或其他的晶种材料的薄层；和电镀在钛层上方的铜、铜合金或其他金属的层。在其他的实施例中，导线120和导电通孔122可以包括多层结构，诸如涂覆有化学镀镍钯浸金(enepig)的铜层，化学镀镍钯浸金包括镍层、镍层上的钯层和钯层上的金层。可以使用浸镀形成金层。rdl108的导线120和导电通孔122还可以包括其他的材料、尺寸和形成方法。绝缘材料层124可形成或设置在导线120和导电通孔122周围。

在一些实施例中，可使用光刻工艺沉积和图案化导线120和导电通孔122。例如，导电材料可以形成为毯式涂层然后使用光刻工艺蚀刻该导电材料以图案化导线120和导电通孔122。可使用消减蚀刻工艺形成导线120和导线通孔122，然后在导线120和导电通孔122周围形成绝缘材料层124，从而形成rdl108。

在形成rdl108之后，在rdl108的绝缘材料124的部分上方形成开口146，这也在图14中示出。例如，可以使用光刻工艺形成开口146。连接至rdl108的导电部分的连接件129形成在开口146中。如在图15中所示，在一些实施例中，连接件129的材料可包括诸如焊膏的共晶材料。

如在图15中所示，多个表面安装器件128连接至连接件129。例如，可使用贴片机或其他自动化设备将表面安装器件128连接至rdl108。可加热连接件129的共晶材料以回流共晶材料。例如，当共晶材料冷却时，表面安装器件128机械地和电气地连接至rdl108的导电部分。

在一些实施例中，表面安装器件128可包括无源部件，诸如电阻器、电容器或电感器。表面安装器件128还可包括其他类型的器件，诸如传感器、晶体、振荡器等。在一些实施例中，表面安装器件128可包括适于检测热速率、温度或其他可检测功能的传感器，例如，在孔口132包括在天线110或110'中的一些实施例中。表面安装器件128可包括相同的高度或不同的高度，如在图15中所示。

第二模制材料104b形成在表面安装器件128和rdl108的暴露部分上方，如在图16中所示。例如，第二模制材料104b可包括如对第一模制材料104a所述的相似的材料和施加方法。如在104b'处以虚线示出，在形成第二模制材料104b之后，第二模制材料104b的顶部表面可延伸超过表面安装器件128。可平面化第二模制材料104b的顶部表面以减小第二模制材料104b的高度，这也在图16中示出。

要注意的是，第二通孔106b未在图14至图20中示出。在第二通孔106b包括在封装的半导体器件100或100'中的一些实施例中，可在连接表面安装器件128之前或之后使用镀工艺或沉积以及图案化工艺形成第二通孔106b，如在图15中所示。然后，第二模制材料104b在表面安装器件128和第二通孔106b周围形成。通过图案化第二模制材料104b以及使用镀或沉积工艺在第二模制材料104b内形成第二通孔106b，还可在形成第二模制材料104b之后形成第二通孔106b。例如，第二通孔106b可包括与第一通孔106a所述的相似的材料和形成方法。

还需注意，在图10至图20中示出的一些实施例中，未对馈电元件130标号。如之前本文所述，封装的半导体器件100的馈电元件130设置在第一模制材106a、rdl108的一部分和/或第二模制材料106b内。

第二载体142'连接至表面安装器件128的顶部表面，第一载体142被去除，然后翻转器件，如在图17中所示。第二载体142'可包括胶带载体，胶带载体包括例如可包括框架的支撑件148。在一些实施例中，绝缘材料112被图案化为具有多个开口，并且诸如焊膏的共晶材料150形成在暴露于绝缘材料112中的开口中的接触焊盘114上方，如在图17中所示出。

然后第三载体142″连接至共晶材料150，如在图8中所示，翻转器件，然后第二载体142'被去除。第三载体142″也可包括胶带载体，胶带载体包括例如可包括框架的支撑件148。然后使用管芯锯切或其他方法或器件沿设置在相邻封装的半导体器件之间的分离线152来实施分离工艺，也在图8中示出。

在图19中，导电材料110形成在第二模制材料104b上方。在一些实施例中，导电材料110包括共形形成的金属。在一些实施例中，导电材料110包括例如金属，诸如铜、铝、银、不锈钢、钛、金、其他金属或它们的组合或多层。导电材料110可通过pvd、cvd、溅射、喷涂或其他方法形成。在一些实施例中，导电材料110可包括大约4μm或更大的厚度。在一些实施例中，例如，导电材料110包括大约4μm至大约100μm的厚度。导电材料还可以包括其他的材料、尺寸和形成方法。在一些实施例中，导电材料110包括天线；因此，在一些实施例中，在导电材料110形成之后并且还对导电材料110进行图案化工艺之后，导电材料110在本文中还被称为天线110。

在一些实施例中，使用激光或其他器件或方法图案化导电材料110，以形成孔口132，这也在图19中示出。在一些实施例中，导电材料110未被图案化。

在图20中，沿划线152分离多个封装的半导体器件100以形成分离的封装的半导体器件100。在一些实施例中，例如，沿划线152分离导电材料110。然后，去除第三载体142″。

为了形成图9a至图9d中示出的封装的半导体器件100'，而非如图20中所示分离导电材料110，第三模制材料104c形成在导电材料110a的顶部表面上方，如在图21至图23中所示，其为示出根据一些实施例的封装半导体器件100'的方法在各个阶段的截面图。例如，第三模制材料104c可包括如与第一模制材料104a相似的材料和施加方法。在一些实施例中，第三模制材料104c包括大约200μm或更大的厚度。例如，第三模制材料104c还可包括其他的尺寸，诸如大约200μm或更小。

天线110'的天线部分110b的导电材料110b形成在第三模制材料104c上方，如在图22中所示。例如，导线110'的屏蔽部分110a和天线部分110b可包括如在之前的实施例中示出的天线110的相似的材料、尺寸、以及形成方法。然后沿分离线152分离天线110'的天线部分110b的导电材料、第三模制材料104c、以及天线110'的屏蔽部分110a的导电材料110a，从而形成多个封装的半导体器件100'，如在图23中所示。然后，去除第三载体142″。

图24是根据本发明的一些实施示出的封装半导体器件的方法的流程图160。在步骤162中，在集成电路管芯102和通孔106a周围形成第一模制材料104a。在步骤164中，rdl108形成在集成电路管芯102、通孔106a、以及第一模制材料104a上方。在步骤166中，表面安装器件128连接至rdl108。在步骤168中，在表面安装器件128周围以及在rdl108上方形成第二模制材料104b。在步骤170中，导电材料形成在第二模制材料104b上方。导电材料包括天线110。

本发明的一些实施例包括包含天线的封装的半导体器件。一些实施例包括形成和封装半导体器件的方法。

本发明的一些实施例的优势包括提供封装的半导体器件，其中天线包括在封装件中。使用金属的共形沉积工艺形成天线导电材料，这有利地避免了对昂贵的金属冲压工艺的需要。共形涂覆在天线导电材料上还减小了封装高度并且减小了封装成本。

通过调节馈电元件结构和/或接地结构可调节天线的目标频率。在一些实施例中，共形涂层中包括天线结构的至少一侧接地。还提高了对封装半导体器件的天线设计的灵活性。

本文公开了若干实施例，同时描述了天线的各种构造和封装半导体器件的各个部件和元件。馈电元件可直接附接或连接至天线，或馈电元件可邻近但不邻接天线放置。清除区可邻近馈电元件形成以防止或减小对天线的传输的干扰。

天线导电材料可被图案化或未被图案化。可通过封装半导体的rdl或通孔或这两者完成天线的接地。天线可形成在封装的半导体器件中而不增加面积损失。在一些实施例中，通过利用三维(3d)封装设计的天线，天线设计具有增大的灵活性。此外，容易在现有的互连结构、通孔结构、以及封装工艺流程和结构中实施本文所述的方法和结构。

在一些实施例中，封装的半导体器件包括集成电路管芯、设置在集成电路管芯周围的第一模制材料、以及设置在第一模制材料内的通孔。rdl的第一侧连接至集成电路管芯、通孔以及第一模制材料。第二模制材料设置在rdl的第二侧上方，rdl的第二侧与rdl的第一侧相对。天线设置在第二模制材料上方。

在一些实施例中，所述通孔包括用于所述天线的接地连接件。

在一些实施例中，所述天线设置在所述第一模制材料的侧壁上方，并且所述通孔连接至所述天线的设置在所述第一模制材料的所述侧壁上方的一部分。

在一些实施例中，所述天线设置在所述第二模制材料的表面上方，所述通孔包括第一通孔，第二通孔设置在所述第二模制材料内，其中，所述第二通孔连接至所述天线的设置在所述第二模制材料的所述表面上方的一部分，并且所述第二通孔通过所述rdl的一部分连接至所述第一通孔。

在一些实施例中，所述通孔包括第一通孔，并且所述rdl的一部分、所述第二模制材料中的第二通孔或者所述rdl的一部分与所述第二模制材料中的第二通孔组成用于所述天线的馈电元件。

在一些实施例中，所述天线被图案化。

在一些实施例中，所述天线未被图案化。

在一些实施例中，封装的半导体器件包括多个集成电路管芯、设置在多个集成电路管芯周围的第一模制材料以及设置在第一模制材料内的第一通孔。rdl的第一侧连接至多个集成电路管芯和第一通孔。多个表面安装器件连接至rdl的第二侧，rdl的第二侧与rdl的第一侧相对。第二模制材料设置在rdl的第二侧上方并且围绕多个表面安装器件。天线设置在第二模制材料上方。第一通孔组成用于天线的接地连接件。rdl的一部分或第二模制材料中的第二通孔组成用于天线的馈电元件。

在一些实施例中，该封装的半导体器件还包括：清除区，邻近所述天线的所述馈电元件。

在一些实施例中，所述rdl的互连布线、所述多个集成电路管芯、所述多个表面安装器件、所述第一通孔或所述第二通孔未设置在所述清除区中。

在一些实施例中，所述多个集成电路管芯的第一侧和所述第一通孔的第一侧连接至所述rdl，并且所述封装的半导体器件还包括连接至所述多个集成电路管芯的第二侧和所述第一通孔的第二侧的绝缘材料，所述多个集成电路管芯的第二侧和所述第一通孔的第二侧与所述多个集成电路管芯的第一侧和所述第一通孔的第一侧相对。

在一些实施例中，所述绝缘材料包括聚合物。

在一些实施例中，所述绝缘材料包括设置在其中或其上的接地接触件，并且所述第一通孔连接至所述接地接触件。

在一些实施例中，该封装的半导体器件还包括：屏蔽材料，设置在所述天线与所述多个表面安装器件之间，以及第三模制材料，设置在所述屏蔽材料与所述天线之间。

在一些实施例中，封装半导体器件的方法包括在多个集成电路管芯和通孔周围形成第一模制材料、以及在多个集成电路管芯、通孔和第一模制材料上方形成rdl。该方法包括将表面安装器件连接至rdl，以及在表面安装器件周围和rdl上方形成第二模制材料。导电材料形成在第二模制材料上方。导电材料包括天线。

在一些实施例中，该方法还包括：使用激光图案化工艺、激光钻孔工艺或激光开槽工艺来图案化所述导电材料。

在一些实施例中，形成所述导电材料包括共形地形成金属。

在一些实施例中，形成所述rdl包括形成包括扇出布线的互连结构。

在一些实施例中，该方法还包括：提供载体；在所述载体上方形成绝缘材料；在所述绝缘材料上方形成多个通孔；将所述多个集成电路管芯连接至所述绝缘材料；以及围绕所述多个集成电路管芯和所述多个通孔在所述绝缘材料上方形成所述第一模制材料。

在一些实施例中，提供所述载体包括提供第一载体，其中所述方法还包括：将第二载体连接至所述第二模制材料；去除所述第一载体；在所述绝缘材料中形成开口；在所述多个通孔上方且在所述开口内形成共晶材料；将第三载体连接至所述共晶材料；去除所述第二载体；以及在所述第二模制材料和所述表面安装器件上方形成所述导电材料。

以上论述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的各方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍的实施例相同的目的和/或实现相同优点的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中他们可以做出多种变化、替代以及改变。