显示面板、显示装置及显示面板制作方法与流程

本申请涉及显示领域，尤其涉及显示面板、显示装置及显示面板的制作方法。

背景技术：

通常有机发光显示面板包括多条扫描线和多条数据线，任意相邻两条扫描线和任意相邻两条数据线交叉设置限定一个像素区。由多条扫描线和多条数据线交叉设置而限定的多个像素区呈阵列排布。每一个像素区对应一个发光单元。各个像素区中包括用于存储显示信号的存储电容，这样每条数据线对应多个并联的存储电容。假设每个像素区的存储电容相等，在常规的矩形显示面板中，各条数据线对应的像素区的数量相等，因此各条数据线对应的总存储电容的电容值也相等。因此不同数据线所对应的各个电容的充放电时间相等，对数据信号的保持时间也相等。

随着显示产品应用领域的扩大，相关显示面板生产厂家纷纷开始设计生产异形显示面板，其显示面板外形和显示区域呈现圆形或非矩形的不规则的多边形。异形显示面板中至少有两条数据线长度不相等。各条数据线所对应的像素区的数量跟其长度成正比。这样，每一条数据线所对应的存储电容的数量不再相同。长度较长的数据线的对应的存储电容的数量较多，而长度较短的数据线对应的存储电容的数量较少。

由于较短的数据线对应的存储电容的数量较少，因此，其所对应的各个存储电容对于其上的数据信号保持时间较短。也就是说，对应较短数据线的各个存储电容上的数据信号的衰减比较长的数据线的各个存储电容上的数据信号的衰减快。当显示面板显示中低灰阶画面时，由于较短的数据线的各个电容上的数据信号衰减较快，流过该数据线上与各个像素区对应的各个有机发光单元的电流相较数据线长的各个像素区对应的有机发光单元的电流大，因此，有机发光显示面板上对应较短的数据线的位置处将出现亮条纹现象。

技术实现要素：

鉴于现有技术存在的上述问题，本发明提供一种显示面板、显示装置及显示面板制作方法，以解决背景技术中所述的至少部分技术问题。

第一方面，本申请实施例提供了一种显示面板，所述显示面板包括显示区；所述显示区包括多条沿第一方向延伸、沿第二方向排布的数据线，多条沿所述第二方向延伸、沿所述第一方向排布的扫描线以及由所述数据线与所述扫描线交叉形成的阵列排布的多个第一像素区；至少两条所述数据线的长度不相等；各条所述数据线所对应的任意一个第一像素区与该条数据线对应的显示区边缘之间设置有至少一个第二像素区；所述第二像素区至少包括平行的所述第一金属线段和第二金属线段；所述第一金属线段形成于第一金属层中，所述第二金属线段形成于第二金属层中；其中所述第一金属线段位于一条所述数据线的延长线上。

可选的，所述任意一条所述数据线所对应的第二像素区的数量与该条所述数据线的长度呈负相关。

可选的，在所述第二方向上，所述第一金属线段的宽度大于所述数据线的宽度。

可选的，所述第一金属线段和/或所述第二金属线段包括弯折的线段。

可选的，所述第二像素区还包括与所述第一金属线段平行的第三金属线段；所述第三金属线段与所述扫描线同层设置。

可选的，任意一条所述数据线的长度与该条数据线在所述第二方向上的宽度呈负相关。

可选的，所述显示面板还包括围绕所述显示区的非显示区；所述数据线包括第一端和第二端；所述阵列基板还包括连接配线区，所述连接配线区设置在靠近所述数据线第一端的所述非显示区中；所述第二像素区设置在与所述数据线的第一端相邻的显示区边缘；或者所述第二像素区设置在与所述数据线的第二端相邻的显示区边缘；或者所述第二像素区设置在与所述数据线的第一端相邻的显示区边缘及与所述数据线的第二端相邻的显示区边缘。

可选的，所述显示区的边缘形状为多边形、圆形、椭圆形中的一种。

第二方面，本申请实施例提供了一种显示装置，显示装置包括上述的显示面板。

第三方面，本申请实施例提供了一种显示面板制作方法，显示面板制作方法包括阵列基板的制作方法，所述阵列基板的制作方法包括：预备第一基板；使用预设方法在所述第一基板上形成阵列排布的多个第一像素区以及多个第二像素区，所述阵列排布的多个第一像素区和所述多个第二像素区构成显示区；所述预设方法包括在在所述第一基板上形成第一金属层，使用预设掩膜版对所述第一金属层进行曝光，使得曝光后的所述第一金属层中形成多条沿第一方向沿伸、沿第二方向排布的数据线以及位于任意一条所述数据线的延长线上的第一金属线段；其中，至少两条所述数据线的长度不相等；在所述第一金属层之上形成第二金属层，所述第一金属层与所述第二金属层之间互相绝缘；使用预设掩膜版对所述第二金属层进行曝光，使得曝光后的第二金属层中包括多条第二金属线段；任意一条第二金属线段与一条所述第一金属线段平行；所述第一金属线段和所述第二金属线段位于所述第二像素区中；在所述第二金属层之上形成多条沿第二方向延伸、沿第一方向排布的扫描线，所述数据线与所述扫描线交叉设置而形成第一像素区；其中，任意一个所述第二像素区形成于一条数据线对应的任意一个第一像素区与该条数据线对应的显示区边缘之间。

可选的，任意一条所述数据线所对应的任意一个第一像素区与该条数据线对应的显示区边缘之间形成的第二像素区的数量与该条所述数据线的长度呈负相关。

可选的，在所述第二方向上，所述第一金属线段的宽度大于所述数据线的宽度。

可选的，所述第一金属线段或所述第二金属线段包括弯折的线段。

可选的，所述在所述第二金属层之上形成多条沿第二方向延伸、沿第一方向排布的扫描线包括：在所述第二金属层远离所述第一金属层的一侧形成第三金属层，所述第二金属层与所述第三金属层相互绝缘；使用预设掩膜版对所述第三金属层进行曝光，使得曝光后的第三金属层包括多条沿第二方向延伸、沿第一方向排布的扫描线；在形成多个所述扫描线的同时形成与所述第一金属线段平行的多个第三金属线段；所述第三金属线段位于所述第二像素区。

可选的，所述数据线包括第一端和第二端；所述预设方法还包括：在所述阵列基板上形成围绕所述显示区的非显示区，以及在靠近所述数据线的第一端的所述非显示区中形成连接配线区；所述第二像素区位于与所述数据线的第一端相邻的显示区边缘；或者所述第二像素区位于与所述数据线的第二端相邻的所述显示区边缘；或者所述第二像素区位于与所述数据线的第一端相邻的显示区边缘以及与所述数据线的第二端相邻的显示区边缘。

本申请提供的显示面板、显示装置及显示面板制作方法，通过在各条数据线与各自对应的显示区域边缘之间增加至少一个第二像素区，任意一条数据线对应的第二像素区的数量与该数据线的长度负相关。这样使得较短的数据线对应的总负载电容与较长的数据线对应的总负载电容趋于一致，改善了有机发光显示面板在显示中低灰阶画面时，较短的数据线所对应位置处的亮条纹现象。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：

图1为本申请实施例提供的显示面板的结构示意图；

图2为图1所示显示面板中，阵列基板的结构示意图；

图3为图2所示阵列基板中，显示区、扫描线、数据线、第一像素区和第二像素区的一种相对位置关系示意图

图4为图3所示阵列基板沿BB’的截面示意图；

图5A为图4所示的第一金属线段结构示意图；

图5B为图4所示的第二金属线段的一种结构示意图；

图5C为图4所示的第二金属线段的又一种结构示意图

图6为图2所示阵列基板中，显示区、扫描线、数据线、第一像素区和第二像素区的又一种相对位置关系示意图；

图7为图2所示阵列基板中，显示区、扫描线、数据线、第一像素区和第二像素区的再一种相对位置关系示意图；

图8为本申请实施例提供的显示装置示意图；

图9为本申请实施例提供的显示面板制作方法的一个实施例的流程图。

具体实施方式

下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与有关发明相关的部分。

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。

请参考图1，其示出了本申请实施例提供的显示面板的结构示意图。本申请显示面板例如可以为有机发光显示面板。如图1所示，显示面板100包括阵列基板11、发光材料层12以及封装玻璃13。在阵列基板11上包括多个第一像素区111，发光材料层12包括多个发光单元121，每一个发光单元121与一个第一像素区111相对应。

发光单元121的发光亮度与流过其上的发光电流可以成正相关。流过发光单元121的发光电流和施加在第一像素区111中的驱动晶体管的电压降与存储于该第一像素区111中存储电容上的数据信号电压值之差的平方成正比。

值得指出的是，本申请中的显示面板还可以为液晶显示面板或其他类型的显示面板，此处不作限定。当显示面板为液晶显示面板时，显示面板例如可以包括阵列基板、彩膜基板以及设置在阵列基板与彩膜基板之间的液晶层。阵列基板上可以包括多个第一像素区，彩膜基板上可以包括多个滤光单元，每一个滤光单元与一个第一像素区一一对应。

请参考图2，图2为图1所示显示面板中，阵列基板的结构示意图。如图2所示，阵列基板200包括衬底基板201、第一金属层202、第二金属层203以及第三金属层204。其中，第一金属层202与第二金属层203之间互相绝缘，第二金属层203与第三金属层204之间互相绝缘。

请参考图3，图3为图2所示阵列基板中，显示区、扫描线、数据线、第一像素区和第二像素区的一种相对位置关系示意图。如图3所示，阵列基板300(图1中的阵列基板11)包括显示区31，以及围绕显示区31的非显示区32。

显示区31中包括多条沿第一方向延伸、沿第二方向排布的数据线301；多条沿第二方向延伸、沿第一方向排布的扫描线302。其中，各条数据线301分别包括第一端3011和第二端3012。扫描线302与数据线301交叉设置。显示区31还包括由于扫描线302和数据线301交叉设置而形成的多个第一像素区303。多个第一像素区303呈阵列排布。在本实施例中，多条数据线301中至少有两条数据线301的长度不相等。在本实施例中，在本实施例显示区31的边缘形状为多边形、圆形、椭圆形中的一种。此处的多边形是指矩形和正方形之外的多边形。进一步地，显示区31的边缘形状为矩形和正方形以外的其他任意形状。

非显示区32中包括连接配线区307。连接配线区307设置在靠近数据线301第一端3011的非显示区32中。

阵列基板300中的每个第一像素区303可以包括薄膜晶体管304以及存储电容305。其中，存储电容305用于存储数据线301传输到该第一像素区303的显示信号。

在本实施例中，显示面板300可以将显示画面分为多帧分时进行显示。在一帧画面显示期间，各条数据线301同时传输显示信号；各条扫描线302依次传输一次扫描信号，分别对应选择各行第一像素区303中的存储电容305对显示信号进行存储。相邻两帧显示画面有一定的时间间隔。

通常希望一帧画面显示期间任意一个第一像素区303所存储的显示信号可以保持到下一帧画面显示时向该第一像素区303输入显示信号为止，这样可以使显示面板具有流畅的画面输出。

对于任意一条数据线301，都对应有多个第一像素区303，通常这多个第一像素区303可以排成一列。在一帧显示画面期间，任意一条数据线301依次将数据信号传输到其对应的各个第一像素区303中的存储电容305进行存储。因此，任意一条数据线301的负载可以包括并联的多个存储电容。较长的数据线301对应的第一像素区303的数量较多，因此其对应的并联的存储电容305数量较多。较短的数据线301对应的像素区303的数量较少，因此其对应的并联的存储电容305的数量较少。从数据线301的角度来看，可以将并联的多个存储电容305看作一个总存储电容。较长的数据线301其对应的总存储电容的电容值较大；较短的数据线301其对应的总存储电容的电容值较小。

存储于电容上的电压信号能够被该电容所保持的时间与其电容值的大小呈正相关。因此，对于较短的数据线301，由于其对应的总存储电容的电容值较小，该数据线301对应的总存储电容对信号的保持时间也较短。也就是说，存储于较短的数据线301对应的各个存储电容的数据信号释放的比较快。在对显示面板进行灰阶测试时，由于较短的数据线301其对应的各个存储电容的数据电压信号释放的较快，在下一帧显示信号输入到该数据线对应的各个像素区之前，该各个像素区分别对应的存储电容上存储的数据电压信号快速下降到预定的阈值以下，使得灰阶测试时，较短的数据线301所对应位置的显示画面出现亮条纹。

为了解决上面的显示面板在灰阶测试时出现的较短的数据线对应位置处显示画面的亮条纹现象，在本实施例中，对各条数据线增加不同数量的辅助电容。具体地，各条数据线所增加的辅助电容的数量可以与其长度成负相关。通过对不同长度的数据线根据其长度增加不同数量的辅助电容，来实现各条数据线总负载电容的均衡化，以改善显示面板在中低灰阶测试时由于较短的数据线对应的总存储电容的电容值较小引起的亮条纹现象。

在本实施例中，对各条数据线301增加不同数量的辅助电容例如可以在各条数据线301与其对应的显示区31的边缘之间设置至少一个第二像素区306。

也就是说，对于任意一条数据线301，在该条数据线301对应的任意一个第一像素区303与该条数据线301对应的显示区31边缘之间设置至少一个第二像素区306。具体地，任意一条数据线301所对应的第二像素区306的数量与该条数据线301的长度呈负相关。也就是说，较长的数据线301对应第二像素区306的数量可以较少，较短的数据线301对应的第二像素区306的数量可以较多。

在本实施例中，任意一条数据线301对应的至少一个第二像素区306设置在该条数据线301对应的任意一个第一像素区303与该条数据线301对应的显示区31边缘之间。具体地，对应于任意一条数据线301的第二像素区306可以设置在靠近连接配线区307的该条数据线的第一端3011与显示区31的边缘之间。也即任意一条数据线301对应的第二像素区306可以设置在与该数据线301的第一端3011相邻的显示区31边缘。

请参考图4，其示出了图3所示阵列基板沿BB’的截面示意图。

如图4所示，在第二像素区306中，至少包括平行的第一金属线段3060和第二金属线段3061。第一金属段3060、第二金属线段3061以及第一金属线段3060和第二金属线段3061之间的绝缘结构形成电容结构，第一金属段3060、第二金属线段3061之间的电容结构可以作为辅助电容Ca。

也就是说对每一条数据线301，可以通过根据其长短增加不同数量的第二像素区306来增加不同数量的辅助电容Ca，具体地，任意一条数据线301所增加的辅助电容Ca的数量与其长度呈负相关。

在本实施例中，第一金属线段3060可以形成于第一金属层202中。第一金属线段3060可以位于一条数据线301的延长线上。也就是说，第一金属线段3060与数据线301可以同层设置，即数据线301也可以形成于第一金属层202中。在本实施例中，各条第一金属线段3060可以与其对应的数据线301电连接。

第二金属线段3061可以形成于第二金属层203中。第二金属层203例如可以为在第一像素区303中与数据线301形成存储电容的金属层。

在本实施例的一些可选实现方式中，如图5A和图5B所示，图5A为图4所示的第一金属线段结构示意图，图5B为图4所示的第二金属线段的一种结构示意图。如图5A所示，第一金属线段3060在第二方向上的宽度为W1。第一金属线段3060在第二方向上的宽度W1可以大于数据线301在第二方向上的宽度W。如图5B所示，第二金属线段3061在第二方向上的宽度为W2。第二金属线段3061在第二方向上的宽度W2可以大于数据线301在第二方向上的宽度W。这样，在第二像素区306中，可以通过增加第一金属线段3060在第二方向上的宽度以及第二金属线段3061在第二方向上的宽度来增加辅助电容Ca的电容值。

在本实施例的一些可选实现方式中，不同数据线301所对应的第二像素区306中的第一金属线段3060在第二方向上的宽度W1和第二金属线段3061在第二方向上的宽度W2还可以根据数据线301的长度来进行设置。具体地，对于较长的数据线301，其对应的第二像素区306中的第一金属线段3060在第二方向上的宽度W1和第二金属线段3061在第二方向上的宽度W2可以设置的较小；对于较短的数据线301，其对应的第二像素区306中的第一金属线段3060在第二方向上的宽度W1和第二金属线段3061在第二方向上的宽度W2可以设置的较大。这样，较短的数据线301对应的单个第二像素区306中的辅助电容Ca的电容值大于较长的数据线301对应的单个第二像素区306中的辅助电容Ca的电容值。这样，可以对较短的数据线301设置相对较少的第二像素区306就可以实现各条数据线301所对应的总负载电容的均衡化。

在本实施例的一些可选实现方式中，如图5C所示，图5C为图4所示的第二金属线段的又一种结构示意图。图5C中的第二金属线段3061可以包括弯折的线段3063。通过在第二金属线段3061中设置弯折的线段3063，可以增加第二金属线段3061与第一金属线段3060之间正对的面积。这样一来，可以增加第二像素区306中的辅助电容Ca的电容值。进一步可选的，不同数据线301所对应的第二像素区306中的第二金属线3061的弯折的线段3063的长度可以与各条数据线301的长度成反比。也就是说，较长的数据线301，其对应的第二像素区306中的第二金属线段的弯折部分的长度较短，单个第二像素区306中的辅助电容Ca的电容值较小。较短的数据线301，其对应的第二像素区306中的第二金属线段的弯折部分的长度较长，第二像素区306中的辅助电容Ca的电容值较大。这样，可以对较短的数据线301设置相对较少数量的第二像素区306使得其对应的总负载电容的电容值与较长的数据线301所对应的总负载电容的电容值相等。此外，还可以采取对第一金属线段3060中设置弯折的线段；或者在第一金属线段3060和第二金属线段同时设置弯折的线段以增加第一金属线段和第二金属线段之间正对的面积来增加辅助电容Ca的电容值。

继续参考图4，第二像素区306中还包括与第一金属线3060段平行的第三金属线段3062。在第二像素区306中，第一金属线段3060与第三线段3062之间以及第二金属线段3061与第三金属线段3062之间可以分别形成第一寄生电容C1和第二寄生电容C2。其中第一寄生电容C1、第二寄生电容C2和第二像素区中的辅助电容Ca并联。在第二像素区306中增加与第一金属线段3060平行的第三金属线段3062，可以增加第二像素区306中的总电容的电容值，有利于对较短的数据线301增加较少数量的第二像素区来实现各条数据线301对应的总负载电容的均衡化。进一步可选的，第三金属线段3062可以与扫描线302同层设置。

在本实施例的一些可选实现方式中，为了使各条数据线301上的总负载电容均衡化，还可以将任意一条数据线301在第二方向上的宽度W根据该条数据线301的长度进行设置。具体地，可以将任意一条数据线301在第二方向上的宽度W与该条数据线301的长度呈负相关设置。这样，由于任意一条数据线所对应的存储电容的电容值与该条数据线的宽度呈负相关，对于较长的数据线可以将其宽度设置的较窄；对应较短的数据线，可以将其宽度设置的较宽，这样有助于各条数据线所对应的总负载电容的均衡化。在设置不同长度的数据线的宽度时，可以结合在数据线与数据线对应的显示边缘之间设置第二像素区来实现使用较少的第二像素区来实现各条数据线所对应的总负载电容的均衡化。

本实施例提供的显示面板，通过对不同长度的数据线在显示区的边缘增加不同数量的第二像素区以实现根据各条数据线的长度来增加各自对应的辅助电容的数量，且增加的辅助电容靠近连接配线区。这样一来，使得各条数据线的总负载电容趋于均衡化，改善了异形显示面板在灰阶测试时，较短的数据线对应的显示面板的亮条纹现象。

请参考图6，图6为图2所示阵列基板中，显示区、扫描线、数据线、第一像素区和第二像素区的又一种相对位置关系示意图。与图3所示实施例类似，如图6所示，阵列基板400包括显示区41，围绕线区41的非显示区42。显示区41的形状可以为矩形和正方形之外的任意形状。显示区41中包括多条沿第一方向延伸、沿第二方向排布的数据线401；多条沿第二方向延伸、沿第一方向排布的扫描线402；多个阵列排布的第一像素区403。每条数据线401可以包括第一端4011和第二端4012。多条数据线401中至少有两条数据线401的长度不相等。

非显示区42中设置有连接配线区407。连接配线区407设置在靠近数据线401第一端4011的非显示区42中。

任意一个第一像素区403中包括一个存储电容405。每一条数据线401所对应的任意一个第一像素区403与该数据线401对应的显示区41的边缘之间至少设置一个第二像素区406。

在本实施例中，任意一条数据线401对应的至少一个第二像素区406设置在该条数据线401对应的任意一个第一像素区403与该条数据线401对应的显示区41边缘之间。

任意一条数据线401所对应的第二像素区406的数量与该条数据线401的长度呈负相关

与图3所示实施例相同，在第二像素区406中例如可以包括平行的第一金属线段、第二金属线段。第一金属线段位于数据线401的延长线上，位于同一数据线401延长线上的各第一金属线段与该数据线401连接。第二金属线段与第一金属线段之间形成辅助电容。

在本实施例的一些可选实现方式中，第二像素区406中第一金属线段在第二方向上的宽度可以大于数据线401在第二方向上的宽度。通过增加第一金属线段在第二方向上的宽度以及第二金属线段在第二方向上的宽度来增加第二像素区中辅助电容的电容值，有助于各条数据线401的总负载电容的均衡化。

在本实施例的一些可选实现方式中，第二金属线段可以包括弯折的线段。通过在第二金属线段中设置弯折的线段以增加第二金属线段与第一金属线段平行的面积来增加第二像素区中的辅助电容的电容值。进一步可选的，不同数据线401所对应的第二像素区中的第二金属线的弯折的线段的长度可以与各条数据线401的长度成反比。这样可以对较短的数据线401设置相对较少的第二像素区就可以实现各条数据线401的总负载电容均衡。此外，第一金属线段还可以包括弯折的线段，或者第一金属线段与第二金属线段同时包括弯折的线段以增加第一金属线段和第二金属线段的正对面积来增加辅助电容的电容值。

在本实施例的一些可选实现方式中，在第二像素区406中还可以包括与第一金属线段平行的第三金属线段。在第二像素区406中，第一金属线段与第三金属线段以及第二金属线段与第三金属线段之间分别形成第一寄生电容和第二寄生电容。其中第一寄生电容、第二寄生电容和第二像素区406中的辅助电容并联。通过在第二像素区406中设置第三金属线段来增加第二像素区406中的电容值，可以增加较短数据线401的对应的单个第二像素区406中的总电容的电容值。

在本实施例的一些可选实现方式中，任意一条数据线401在第二方向上的宽度W与该条数据线401的长度呈负相关。具体地，可以将设置各条数据线401在第二方向上的宽度W与在数据线401及数据线401对应的显示区41边缘设置第二像素区406的方法结合使用来实现各条数据线401所对应的总负载电容的均衡化。

与图3所示实施例不同的是，任意一条数据线401对应的第二像素区406设置在该条数据线401的第二端4012与和该条数据线401的第二端4012相邻的显示区41边缘之间。也即任意一条数据线401对应的第二像素区406可以设置在与该数据线401的第二端4012相邻的显示区41边缘。

由于任意一条数据线401与连接配线区407中的一条连接配线(图中未示出)一一对应连接。当第二像素区406设置在数据线401的第二端4012与显示区41的边缘之间时，从连接配线区407输出的信号先经过各个第一像素区403再输入到各个第二像素区406中。相比图3所示实施例中连接配线区307输出的信号先经过至少一个第二像素区306再输入到各个第一像素区303中，由数据线401传输到第一像素区403的信号的衰减比较小，有利于画面显示。

请参考图7，图7为图2所示阵列基板中，显示区、扫描线、数据线、第一像素区和第二像素区的再一种相对位置关系示意图。与图3和图6所示实施例相同，图7所示的阵列基板500包括形状为矩形和正方形之外的任意形状的显示区51，围绕显示区51的非显示区52。显示区51中包括多条沿第一方向延伸、沿第二方向排布的数据线501；多条沿第二方向延伸、沿第一方向排布的扫描线502，多个阵列排布的第一像素区503(同图1中的像素区111)。各条数据线501包括第一端5011和第二端5012。

在非显示区52中设置有连接配线区域507。连接配线区507设置在靠近数据线501第一端5011的非显示区52中。

任意一个第一像素区503中包括一个存储电容505。多条数据线501中至少有两条数据线501的长度不相等。每一条数据线501所对应的任意一个第一像素区503与该数据线501对应的显示区51的边缘之间至少设置一个第二像素区506。

在本实施例中，任意一条数据线501对应的至少一个第二像素区506设置在该条数据线对应的任意一个第一像素区503与该条数据线501对应的显示区51边缘之间。

任意一条数据线501所对应的第二像素区506的数量与该条数据线501的长度呈负相关

与图3和图6所示实施例相同，在第二像素区506中例如可以包括平行的第一金属线段、第二金属线段。第一金属线段位于数据线501的延长线上，位于同一数据线501延长线上的各第一金属线段与该数据线501连接。第二金属线段与第一金属线段之间形成辅助电容。

在本实施例的一些可选实现方式中，第二金属线段可以包括弯折的线段。通过在第二金属线段中设置弯折的线段以增加第二金属线段与第一金属线段平行的面积来增加第二像素区506中的辅助电容的电容值。进一步可选的，不同数据线501所对应的第二像素区506中的第二金属线的弯折部分的长度可以与各条数据线501的长度成反比。这样可以对较短的数据线501设置相对较少的第二像素区506就可以实现各条数据线501的总负载电容均衡。此外，第一金属线段还可以包括弯折的线段，或者第一金属线段与第二金属线段同时包括弯折的线段以增加第一金属线段和第二金属线段的正对面积来增加辅助电容的电容值。

在本实施例的一些可选实现方式中，在第二像素区506中还可以包括与第一金金属线段平行的第三金属线段。在第二像素区506中，第一金属线段与第三线段形成以及第二金属线段与第三金属线段之间分别形成第一寄生电容和第二寄生电容。其中第一寄生电容、第二寄生电容和第二像素区506中的辅助电容并联。通过在第二像素区506中设置第三金属线段来增加第二像素区506中的电容值，可以增加较短数据线501的对应的单个第二像素区506中的总电容的电容值。

在本实施例的一些可选实现方式中，任意一条数据线501在第二方向上的宽度与该条数据线501的长度呈负相关。具体地，设置各条数据线501在第二方向上的宽度可以与在数据线501及数据线501对应的显示区51边缘设置第二像素区506的方法结合使用来实现各条数据线501所对应的总负载电容的均衡化。

与图3和图6所示实施例不同的是，与任意一条数据线501对应的第二像素区506设置在该条数据线501的第一端5011与和该条数据线501的第一端5011相邻的显示区51边缘之间以及该条数据线501的第二端5012与和该条数据线501的第二端5012相邻的显示区51边缘之间。也即任意一条数据线501对应的第二像素区506可以设置在与该数据线501的第一端5011相邻的显示区51边缘以及与该数据线501的第二端5012相邻的显示区51边缘。

也就是说，对应任意一条数据线501，在其两端与显示区51边缘之间分别设置至少一个第二像素区。

在数据线的两端分别设置至少一个第二像素区，这样更加方便对不同数据线根据其长度来设置不同数量的第二像素区。进一步有利于各条数据线的负载电容的均衡化。可以进一步改善在灰阶测试时的较短的数据线对应的显示面板的亮条纹现象。

请参考图8，其示出了本申请实施例提供的显示装置示意图。如图8所示，显示装置600为手表，且该显示装置600包括如上所述的显示面板。此外，本领域技术人员可以明白，本申请的显示装置除了包括显示面板之外，还可以包括其它的一些公知的结构，例如当显示面板为有机发光显示面板时，显示装置600还包括用于向显示面板提供显示信号的集成电路。为了不模糊本申请的重点，将不再对折线公知的结构进行进一步的描述。需要说明的是，本申请显示装置不限于图8所示的手表，还可以为电脑、电视机、智能穿戴等装置。

请参考图9，其示出了本申请实施例提供的显示面板制作方法的一个实施例的流程图。本实施例中的显示面板的制作方法700具体可以包括：

首先，在步骤701中，预备第一基板。在本实施例中，第一基板例如可以是玻璃基板。

其次，在步骤702中，使用预设方法在第一基板上形成呈阵列排布的多个第一像素区，以及多个第二像素区。多个第一像素区和多个第二像素区构成显示区。

在本实施例中，上述预设方法包括首先在第一基板上形成第一金属层。使用预设掩膜版对第一金属层进行曝光，使得曝光后的第一金属层中形成多条沿第一方向延伸、沿第二方向排布的数据线以及位于任意一条数据线的延长线上的第一金属线段。其中，形成的多条数据线中至少有两条数据线的长度不相等。

然后，在上述第一金属层之上形成第二金属层。第一金属层与第二金属层之间互相绝缘，也就是说，在第一金属层和第二金属层之间还可以设置绝缘层。随后使用预设掩膜版对第二金属层进行曝光，使得曝光后的第二金属层中包括多条第二金属线段。在形成的多条第二线段中，任意一条第二金属线段可以与一条第一金属线段平行，进一步地，任意一条第二金属线段向第一基板所在平面的正投影与一条第一金属线段向第一基板所在平面的正投影至少部分地重合。其中，第一金属线段和第二金属线段位于第二像素区中。在第二像素区中的一个第一金属线段与第二金属线段构成电容结构，即第一金属线段与第二金属线段形成辅助电容。

然后在第二金属层之上形成多条沿第二方向延伸、沿第一方向排布的扫描线。其中，扫描线与数据线交叉设置而形成第一像素区。

在本实施例的一些可选实现方式中，上述在第二金属层之上形成多条沿第二方向延伸、沿第一方向排布的扫描线可以包括在上述第二金属层远离第一金属层的一侧形成第三金属层。形成的第三金属层和第二金属层之间相互绝缘。再使用预设掩膜版对第三金属层进行曝光，使得曝光后的第三金属层包括多条沿第二方向延伸、沿第一方向排布的扫描线。

在本实施例的一些可选实现方式中，由交叉的扫描线和数据线限定的任意一个第一像素区内，可以包括用于存储显示信号的存储电容。进一步可选的，存储电容可以由上述第一金属层中的金属线段和第二金属层中的金属线段形成。

在本实施例的一些可选实现方式中，在使用上述预设掩膜版形成多条扫描线的同时，还可以形成多条第三金属线段。其中任意一条第三金属线段与第一金属线段平行，且任意一条第三金属线段位于一个第二像素区中。在一个第二像素区内，第三金属线段与平行的第一金属线段之间可以形成第一寄生电容；第三金属线段与第二金属线段之间可以形成第二寄生电容。上述辅助电容与第一寄生电容和第二寄生电容共同构成第二像素区中的总电容。

在本实施例中，所有的第一像素区和所有的第二像素区构成显示面板的显示区。显示区的边缘形状可以为多边形、圆形、椭圆形中的一种。其中，多边形为矩形和正方形之外的多边形。

根据上述显示面板的制作方法，任意一条数据线可以对应多个第一像素区以及对应至少一个第二像素区。

在本实施例的一些可选实现方式中，任意一条数据线所对应的任意一个第一像素区与该条数据线对应的显示区边缘之间形成的第二像素区的数量与该条数据线的长度呈负相关。这样一来，较短的数据线所对应的第二像素区的数量相对较长的数据线所对应的第二像素区的数量较多，有利于各条数据线上所对应总负载电容的均衡分布。另一方面，对较短的数据线增加辅助电容，可以延长较短的数据线所对应的存储电容上的显示信号的保持时间，改善在灰阶测试时较短的数据线所对应的显示区域的亮条纹现象。

在本实施例的一些可选实现方式中，在第二像素区中，第一金属线段在第二方向上的宽度可以大于数据线的宽度。这样，可以通过增加第二像素区中第一金属线段在第二方向上的宽度来增加单个第二像素区中的辅助电容的电容值。有利于对较短的数据线增加较少的第二像素区使其与较长的数据线具有相同的负载电容，有利于减小显示面板的版图面积。

在本实施例的一些可选实现方式中，在第二像素区中，第一金属线段和/或第二金属线段包括弯折的线段。这样，第一金属线段和/或第二金属线段包括弯折的线段，可以增加第一金属线段和第二金属线段之间形成的辅助电容的电容值。同样有利于减小显示面板的版图面积。

在本实施例的一些可选实现方式中，上述形成的数据线包括第一端和第二端。上述预设方法还包括：在阵列基板上形成围绕显示区的非显示区，以及在靠近数据线的第一端的非显示区中形成连接配线区。任意一条数据线对应的第二像素区可以设置在该数据线的第二端与和该数据线的第二端相邻的显示区边缘之间；或者第二像素区可以设置在该数据线的第一端与和该数据线的第一端相邻的显示区边缘之间；或者第二像素区还可以设置在该数据线的第一端与和该数据线的第一端相邻的显示区边缘之间以及该数据线的第二端与和该数据线的第二端相邻的显示区边缘之间。在数据线与该数据线对应的显示区边缘之间根据其长度设置至少一个第二像素区，有利于各条数据线的总负载电容均衡化。可以改善在灰阶测试时的较短的数据线对应的显示面板的亮条纹现象。

以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本申请中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。