本发明涉及一种具有半导体元器件的半导体芯片以及一种用于制造半导体芯片的方法。
背景技术：
为了检测特定参数并且为了在晶片上执行应力测试，在制造工艺结束前应逐一接通并电气测量这些半导体元器件。在执行应力测试时对半导体元器件加载到超过特定的数据，由此可以发现半导体元器件中的工艺误差和缺陷。对于在内部与该元器件的其他极连接的元器件，不可能足够大地提高用于应力测试的电压。例如在集成电路、智能或特定的功率半导体中就是这种情况。在伪肖特基二极管的情况中，栅极接头通过芯片金属化固定地与源极接头电连接。由此不可能通过应力测试检测栅极氧化层。在半导体元器件的截止电压通过单片集成的钳位电路限制时会得到类似的困难。因此，例如用于机动车点火装置的晶体管的最大击穿电压可以被集成在芯片上的齐纳二极管限制在300v的值内。然而，要检测的晶体管具有600v的击穿电压。因此，由于钳位，用于检测的电压范围被限制在300v内，使得不可能进行完整的元器件检测。
然而，已知可行方案，用于在元器件包含不同金属化平面时仍然能执行应力检测。在此，至少在施加最后一层金属化平面之前可以执行应力测试。这种做法在元器件具有可焊接的正面时是可行的。在伪肖特基二极管中，例如铝金属化层在晶片上侧上形成电分离的源极接头和栅极接头。在该时间点上可以测试在晶片层上的栅极氧化层。栅极与源极之间的接通在下面的工艺步骤中被制造，使得在应力测试之后进行晶片工艺的最后一层金属层的工艺处理。
在此缺点是，通过在应力测试之后进行的晶片工艺步骤可能产生元件损坏。
技术实现要素：
半导体芯片包括具有第一主延伸方向和第二主延伸方向的半导体元器件，其中，第一主延伸方向和第二主延伸方向形成主延伸平面，其中，主延伸平面垂直于半导体芯片的堆叠方向布置。直接在半导体元器件上布置第一金属区域、至少一个第二金属区域和介电区域。第一金属区域和第二金属区域是能焊接的或者说可焊接的。第一金属区域和至少一个第二金属区域被介电区域电分离。至少一个第二金属区域沿第一主延伸方向与第一金属区域相距第一间距。在第一金属区域上布置在未焊接状态下具有第四层厚度的第一焊料。第四层厚度至少相当于第一间距的三倍。第三金属区域布置在第一焊料上。第三金属区域是可焊接的并且沿第一主延伸方向与元器件边缘相距第三间距。第三间距相当于未焊接状态中的第一焊料的第四层厚度的至少五倍。第一金属区域、第二金属区域、第三金属区域和第一焊料具有材料锁合连接。
在此优点是，起测试盘作用的第二金属区域与起半导体元器件的主金属化层作用的第一金属区域之间是电绝缘的，并且产生沿主延伸方向从主金属化层一直扩展到测试盘上的封闭的无缩孔的焊接层。
在另一构型方案中，前述至少一个第二金属区域完全被介电区域包围。
在此优点是，测试盘位于主金属化层或者说主盘之外，由此连贯地构型主金属化层或者说主盘，该主盘例如源极触点。
在另一构型方案中，第一金属区域完全被介电区域包围。
在另一构型方案中，第二金属区域沿主延伸方向与半导体元器件的边缘相距第二间距。
在此有利的是，测试盘可以非常靠近半导体元器件的边缘地布置，由此明显使元器件的可测试性变容易。
在另一构型方案中，第一金属区域具有第一层厚度，第二金属区域具有第二层厚度，介电区域具有第三层厚度。在此，第一层厚度和第二层厚度大于第三层厚度。
在此优点是，焊接材料可以更容易地散开，以便形成材料锁合连接。
在另一构型方案中，半导体元器件包括伪肖特基二极管。
在此有利的是，能够以简单的方式测试半导体元器件，特别是伪肖特基二极管的栅极氧化物。
根据本发明的用于制造具有半导体元器件的半导体芯片的方法包括：在半导体元器件上结构化介电区域；将第一金属区域和第二金属区域施加到半导体元器件上，使得第一金属区域和第二金属区域彼此电分离；将第一焊料施加到第一金属区域上，通过温度步骤材料锁合地连接第一金属区域、第二金属区域、第三金属区域和第一焊料。
在此优点是，在完整的晶片工艺结束后才执行应力测试，使得在晶片工艺结束后仍然敞开的接头的电连接通过在将半导体芯片封装到相应壳体或相应组件中时的焊接工艺步骤来进行。
在另一构型方案中，半导体元器件通过暂时接通第一金属区域和/或第二金属区域来进行测试。
其他优点从下面对实施例的描述或由从属权利要求得出。
附图说明
下面根据优选实施方式和附图阐述本发明。
附图示出：
图1根据本发明的半导体芯片在焊接过程前的俯视图；
图2沿图1的剖面线a-a’的根据本发明的半导体芯片在焊接过程之前的剖视图；
图3沿图1的剖面线a-a’的根据本发明的半导体芯片在焊接过程之后的剖视图；以及
图4用于制造根据本发明的半导体芯片的方法。
具体实施方式
图1示出根据本发明的半导体芯片100的俯视图。半导体芯片100具有半导体元器件101。在半导体元器件101上布置起到半导体元器件的主金属化层作用的第一金属区域102。第一金属区域102具有空出部，至少一个第二金属区域103布置在该空出部中。第一金属区域102和第二金属区域103彼此间隔地布置，它们之间具有第一间距105。在此，第一间距105既沿第一主延伸方向x延伸又沿着第二主延伸方向y延伸。在第一金属区域102上布置焊料107。在焊料107上布置第三金属区域108。该第三金属区域108沿第一主延伸方向x与半导体元器件101相距第三间距109。在此，第一金属区域102和第二金属103是可焊接的。第三金属区域108尤其具有平面的可焊接表面。第三金属区域108的材料包括例如铜或镀镍的铜。焊料107可以是小焊板或焊膏。
在一个实施例中，半导体元器件100具有多个第二区103。
图2示出半导体芯片201的剖视图。在此，图2中与图1意义相同的特征具有与图1中的参考标记相同的后位数字。此外示出，元器件201具有整面构造的背面金属化层210。背面金属化层210借助焊接层211与用作下金属接口的第四金属区域212连接。
图3示出根据本发明的半导体芯片301在焊接过程之后的剖视图。图3中与图2意义相同的特征具有与图2中的参考标记相同的后位数字。
在一个实施例中，第三金属区域108、208、308搭接第一金属区域102、202、302以及第二金属区域103、203、303。在此，焊料307在其底点上的宽度小于其顶点上的宽度，也就是说，焊料307呈梯形构型。
在一个实施例中，第一金属区域102、202、302以及第二金属区域103、203、303具有由镍和银构成的薄序列层。第三金属区域108、208和308是包封半导体芯片的壳体的一部分。焊料107、207和307包括具有正的体积突变(volumenvorsprung)的软焊料，其中，焊料107、207、307在未焊接状态下仅布置在第一金属区域102、202、302上。另外，焊料107、207和307具有高的可润湿性。
半导体芯片100、200、300可以具有压入式二极管，尤其是高效率二极管或伪肖特基二极管作为元器件101、201和301。这些二极管尤其适用在机动车的发电机中。mos门极二极管同样可以用作半导体元器件101和201。另外，可以使用具有钳位电压的功率mosfets和igbts。
图4示出用于制造具有半导体元器件的半导体芯片的方法400。该方法开始于步骤410，其方式是：在半导体元器件上结构化介电区域。在随后的步骤420中将第一金属区域和第二金属区域施加到半导体元器件上，使得第一金属区域和第二金属区域彼此电分离。在随后的步骤430中将第一焊料施加到第一金属区域上。在随后的步骤450中，借助温度步骤将第一金属区域、第二金属区域、同样可焊接的第三金属区域和第一焊料材料锁合地连接。介电层不具有焊料润湿性，然而通过第三金属区域到半导体芯片之间具有的侧向间距也能实现材料锁合连接。换言之，第三金属区域在第一主延伸方向和第二主延伸方向具有侧向间距，即第三金属区域突出于半导体芯。如果焊料在从固态过渡到液态时具有正的体积突变，那么液态焊料从第一金属区域经第三金属区域向第二金属区域膨胀。这意味着，焊料通过第三金属区域的侧向间距或者说侧向突出部向外延展，并在冷却时与第一金属区域、第二金属区域和第三金属区域实现材料锁合连接。
因此，第一金属区域和第二金属区域彼此电连接。
优选在步骤425中测试半导体元器件，其中，步骤425在时间上在步骤420与430之间执行。通过暂时接通第一和第二金属区域进行测试。
可选地，测试也可以在时间上在步骤430和450之间的步骤440中执行。
在一个实施例中，第三金属区域构型成用化学沉积的几微米厚磷化镍层覆盖的铜接头或铜壳体。在此，焊料为pbsn4。例如在大约350摄氏度时借助氢含量为5％至10％的氮氢混合气进行温度步骤。替代地还可以使用包含甲酸的气氛。