本实用新型涉及电子电路技术领域，具体涉及一种智能电容器的磁保持继电器驱动电路。
背景技术：
智能电容器集成了现代测控，电力电子，网络通讯，自动化控制，电力电容器等先进技术，改变了传统无功补偿装置落后的控制器技术和落后的机械式投切或机电一体化开关作为投切电容器而导致的无功补偿装置体积庞大和笨重，从而使新一代低圧无功补偿设备具有补偿效果更好，体积更小，功耗更低，价格更廉，节约成本更多，使用更加灵活，维护更加方便，使用寿命更长，可靠性更高的特点，适应了现代电网对无功补偿的更高要求，所以智能电容器在工业生产中的应用十分广泛。
目前市场上所拥有的智能电容器，都是利用磁保持继电器来控制电容投入或是切出电网，由于磁保持继电器要产生动作的电流比较大，所以无法直接使用CPU芯片来驱动磁保持继电器，这样就需要在磁保持继电器与CPU芯片之间设置专门用于驱动磁保持继电器的驱动电路。现有的驱动电路设计现状如下：采用集成运放芯片来驱动磁保持继电器，然后控制芯片直接与集成运放芯片电连接，但是由于控制芯片所能够输出的脉冲信号强度有限，在受到干扰的情况下就会出现控制芯片输出的脉冲信号出现变化，无法驱动集成放大芯片，导致磁保持继电器无法被驱动，造成智能电容器无法进行投入和切出操作。
为了解决这一问题，本领域技术人员经常采用专门的驱动芯片，然而该技术方案具有很大的局限性，而为了克服局限性而设计的单线圈磁保持继电器驱动电路采用一对达林顿管、限流电阻及磁保持继电器的线圈构成放电电路，电路组成结构复杂，故障点多，电路结构简单且通用性高的磁保持继电器驱动电路成为业界人士的一大追求。
技术实现要素：
因此，本实用新型要解决的技术问题在于克服现有技术中的磁保持继电器驱动电路的电路结构复杂、故障点多的缺陷，从而提供一种智能电容器的磁保持继电器驱动电路，具体技术方案为：
智能电容器的磁保持继电器驱动电路，包括：
电容器，包括投入状态和切出状态；
磁保持继电器，包括断开与闭合两种状态，用于控制所述电容器处于投入状态还是切出状态；
驱动电路，用于驱动所述磁保持继电器，以控制所述磁保持继电器的状态；
CPU回路，用于控制所述驱动电路的输出信号。
上述智能电容器的磁保持继电器驱动电路，其中，所述CPU回路包括一个CPU芯片，用于集成CPU回路的控制电路。
上述智能电容器的磁保持继电器驱动电路，其中，所述CPU芯片为ARM系列STM32芯片。
上述智能电容器的磁保持继电器驱动电路，其中，所述CPU芯片与所述驱动电路连接，用于通过控制所述驱动电路的输入信号控制所述驱动电路的输出信号。
上述智能电容器的磁保持继电器驱动电路，其中，所述驱动电路包括一个核心芯片，所述核心芯片为DMOS结构的全桥直流机驱动芯片DRV8800。
上述智能电容器的磁保持继电器驱动电路，其中，所述DMOS结构的全桥直流电机驱动芯片DRV8800包括三个输入引脚，以用于作为所述驱动电路的输入引脚。
上述智能电容器的磁保持继电器驱动电路，其中，所述DMOS结构的全桥直流电机驱动芯片DRV8800包括两个输出引脚，以用于作为所述驱动电路的输出引脚与所述磁保持继电器连接，所述两个输出引脚之间的电压为8-36V，驱动电流为2800mA。
上述智能电容器的磁保持继电器驱动电路，其中，还包括：
电容器，与所述磁保持继电器的接点连接，以用于当所述开关闭合时储存电能。
本实用新型技术方案，具有如下优点：
本实用新型提供的智能电容器的磁保持继电器驱动电路，实现磁保持继电器的驱动控制，只需下CPU回路逻辑输出高、低电平给驱动电路，电路结构简单，适用性强，避免了现有技术采用运算放大器、三极管组成的驱动电路的生产繁琐，故障点多的缺陷。
附图说明
为了更清楚地说明本实用新型具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本实用新型的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本实用新型实施例1中智能电容器的磁保持驱动电路的结构示意图。
具体实施方式
下面将结合附图对本实用新型的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
在本实用新型的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。
此外，下面所描述的本实用新型不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
实施例1
本实施例提供一种智能电容器的磁保持驱动电路，参见图1所示结构，包括CPU回路1、驱动电路2、磁保持继电器3和电容器4，其中：
电容器4包括投入和切出两种状态，磁保持继电器3包括断开与闭合两种状态，用于控制电容器4处于投入状态或切出装置；驱动电路2用于驱动磁保持继电器，以控制磁保持继电器的状态；CPU回路1用于控制驱动电路的输出状态。
CPU回路1与驱动电路2连接，驱动电路2与磁保持继电器连接，CPU回路1通过逻辑控制电路控制输出信号，以影响驱动电路的输入信号，进而控制驱动电路的输出信号，而驱动电路的输出信号又作为磁保持继电器的输入信号，由此达到控制继电器状态的目的。
优选的，CPU回路包括一个CPU芯片，用于集成CPU回路的控制电路。
在此基础上，进一步的，CPU芯片为ARM系列STM32芯片。
在此基础上，更进一步的，CPU芯片与驱动电路的连接，用于通过控制驱动电路的输入信号控制驱动电路的输出信号。
优选的，驱动电路包括一个核心芯片，核心芯片为DMOS结构的全桥直流机驱动芯片DRV8800。
在此基础上，进一步的，DMOS结构的全桥直流电机驱动芯片DRV8800包括三个输入引脚，以用于作为驱动电路的输入引脚。
CPU芯片包括三个I/O输出端，DMOS结构的全桥直流电机驱动芯片DRV8800包括三个输入引脚，分别为PHASE、SLEEP和EN，CPU芯片的三个I/O输出端分别与DMOS结构的全桥直流电机驱动芯片DRV8800的输入引脚PHASE、SLEEP和EN一一对应连接，用于通过CPU回路的逻辑控制控制驱动电路的输入信号。
在此基础上，更进一步的，DMOS结构的全桥直流电机驱动芯片DRV8800包括两个输出引脚，以用于作为驱动电路的输出引脚与磁保持继电器连接，两个输出引脚之间的电压为8-36V，驱动电流为2800mA，适用范围宽，适用于目前所有磁保持继电器。
DMOS结构的全桥直流电机驱动芯片DRV8800包括两个输出引脚，分别为OUT+和OUT-，与磁保持继电器连接，DMOS结构的全桥直流电机驱动芯片DRV8800的输入引脚PHASE、SLEEP和EN的输入信号的变化将影响输出引脚OUT+和OUT-信号的改变，进而控制磁保持继电器3是处于断开状态还是处于闭合状态。
优选的，智能电容器的磁保持继电器驱动电路还包括一个电容器4，电容器，电容器4与磁保持继电器3的接点31连接，以用于当开关闭合时储存电能，磁保持继电器3通过控制节点31的状态控制电容4处于投入状态还是处于切出状态。
当CPU回路中的CPU芯片通过逻辑判断获得需要投入电容器时，CPU回路中的CPU芯片控制与输出引脚EN连接的I/O输出端输出的信号为高电平信号，与SLEEP引脚连接的I/O输出端的输出信号为高电平信号，与PHASE引脚连接的I/O输出端的输出信号为高电平信号，此时，驱动电路通过接受CPU回路中的三个I/O输出端的输出信号后，驱动电路的输出引脚OUT+的输出信号为电源正极信号，输出引脚OUT-的输出信号为电源负极信号，磁保持继电器3闭合，实现电容器4的投入。
当CPU回路中的CPU芯片通过逻辑判断获得需要切出电容器时，CPU回路中的CPU芯片的与输出引脚EN连接的I/O输出端的输出信号为低电平信号，然后再变换为高电平信号，而与SLEEP引脚连接的I/O输出端的输出信号为高电平信号，与PHASE引脚连接的I/O输出端的输出信号为低电平信号，此时，驱动电路通过接受CPU回路中的三个I/O输出端的输出信号后，驱动电路的输出引脚OUT+的输出信号为电源负极，输出引脚OUT-的输出信号为电源正极，磁保持继电器3断开，实现电容器切出。
当电容器投入或切出后，CPU回路的CPU芯片的与输入引脚SLEEP连接的I/O输出端的输出信号从高电平信号转换为低电平信号，如此控制使得驱动电路的输出引脚OUT+、OUT-为高阻状态，这一变化使得磁保持继电器3的线圈失电，避免磁保持继电器3的线圈长期带电导致发热，影响磁保持继电器的动作特性。
综上所述，本实用新型通过构建包括CPU回路、驱动电路、磁保持继电器和电容的智能电容器的磁保持继电器驱动电路，通过CPU回路中的CPU芯片的逻辑控制CPU回路的输出信号，进而影响驱动电路的输入信号，达到控制驱动电路的输出信号，进一步控制磁保持继电器的目的，电路结构简单，适用性宽，适用于现有所有继电器。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本实用新型创造的保护范围之中。