释放焊垫等离子体的PID测试结构的制作方法

本实用新型涉及半导体测试技术领域，特别是涉及一种释放焊垫等离子体的PID测试结构。

背景技术：

在深亚微米集成电路加工工艺中，通常需大量使用高密度等离子体增强化学气相沉积(HDPECVD，High Density Plasma Enhanced Deposition)以及等离子体刻蚀(plasma etching)技术。此种技术适应随着尺寸不断缩小，掩膜刻蚀分辨率不断提高的要求。但是在高密度等离子体增强化学气相沉积或等离子体刻蚀过程中，会产生游离电荷，当刻蚀导体(金属或多晶硅)的时候，裸露的导体表面就会收集游离电荷。如果积累了电荷的导体直接连接到器件的栅极上，就会在多晶硅栅下的薄氧化层形成栅极漏电流(gate leakge)，影响半导体器件的开启电流Vt，当积累的电荷超过一定数量时，这种栅极漏电流会损伤栅介质层，使电路失效，从而使器件甚至整个芯片的可靠性和寿命严重的降低。通常将这种情况称为等离子诱导损伤(PID，Plasma Induced Damage)，又称为天线效应(PAE，Process Antenna Effect)。

一般情况下，芯片发生天线效应的机率由“天线比率”(antenna ratio)来衡量。“天线比率”的定义是：构成所谓“天线”的导体(一般是金属)的面积与所相连的栅介质层面积的比率。随着半导体集成电路制备工艺技术的发展，栅介质层的尺寸越来越小，金属的层数越来越多，因而发生天线效应的可能性就越大。

然而，在实际生产中发现，现有的等离子体损伤检测结构具有以下缺点：金属的测试焊垫(PAD)也会如天线一样收集环境中的电荷，特别是与顶层金属线连接的测试焊垫面积较大，厚度较厚，由于天线与金属线是电连接的，因此，顶层的测试焊垫收集到的电荷会经金属线传输到天线，这将导致无法准确检测天线结构所收集的电荷的大小，也即无法准确检测天线效应的强弱。

所以，设计一种可以释放顶层测试焊垫等离子体以减小其对PID测试影响的结构是业界急需解决的问题。

技术实现要素：

鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种释放焊垫等离子体的PID测试结构，用于解决现有技术中难以消除顶层测试焊垫等离子体影响PID测试的问题。

为实现上述目的，本实用新型提供一种释放焊垫等离子体的PID测试结构，所述测试结构至少包括：位于同一层且平行排列的多个晶体管器件，所述晶体管器件的衬底电连接至第一测试焊垫，所述晶体管器件的源极电连接至第二测试焊垫，所述晶体管器件的漏极电连接至第三测试焊垫，所述晶体管器件的栅极与不同层的金属线一一对应电连接；每一层的金属线分支成第一子金属线和第二子金属线，且所述第一子金属线与所述第二子金属线通过顶层金属层电连接在一起，其中第一子金属线电连接至各自层的天线端，第二子金属线均电连接至第四测试焊垫；位于最底层的所述第一子金属线的一端电连接与其同层的所述第二子金属线，另一端电连接一保护二极管。

于本实用新型的一实施方式中，所述晶体管器件的结构至少包括衬底、形成于衬底两侧的源极和漏极、形成于源极和漏极之间衬底表面的栅介质层、以及形成于所述栅介质层表面的多晶硅栅极。

于本实用新型的一实施方式中，每一层的所述第二子金属线和所述第一子金属线的长度比的范围是1000～2000。

于本实用新型的一实施方式中，所述第一测试焊垫、所述第二测试焊垫、所述第三测试焊垫以及所述第四测试焊垫均为铝焊垫或铜焊垫。

于本实用新型的一实施方式中，所述第四测试焊垫的厚度大于所述第一测试焊垫、所述第二测试焊垫和所述第三测试焊垫的厚度。

于本实用新型的一实施方式中，所述衬底通过第一金属插塞电连至第一测试焊垫。

于本实用新型的一实施方式中，所述源极通过第二金属插塞电连至第二测试焊垫。

于本实用新型的一实施方式中，所述漏极通过第三金属插塞电连至第三测试焊垫。

于本实用新型的一实施方式中，所述栅极通过第四金属插塞与不同层的金属线一一对应电连。

于本实用新型的一实施方式中，所述第二子金属线通过第五金属插塞与所述顶层金属层电连接。

如上所述，本实用新型的释放焊垫等离子体的PID测试结构，具有以下有益效果：

1、释放(导出)大块测试焊垫上的等离子体，减小其对PID测试结果的影响；

2、仅仅顶层金属层连接天线和保护二极管，从而保证其它层的金属线和金属插塞的等离子损伤效应；

3、在位于最底层的金属线上电连接保护二极管，结构简单，测试方便。

附图说明

图1为本实用新型释放焊垫等离子体的PID测试结构的俯视示意图。

图2为图1中单个晶体管器件沿AA’方向的结构剖视图。

图3为图1中沿BB’方向的结构剖视图。

图4为图1中沿CC’方向的结构剖视图。

图5为本实用新型不设保护二极管时的等离子体的流向图。

图6为本实用新型不设顶层金属层时的等离子体的流向图。

图7为本实用新型的第四测试焊垫中等离子体的流向图。

元件标号说明

100 测试结构

1 晶体管器件

101 衬底

102 源极

103 漏极

104 栅极

105 栅介质层

2 第一测试焊垫

3 第二测试焊垫

4 第三测试焊垫

5 第四测试焊垫

6 金属线

601、603、605、607 第一子金属线

602、604、606、608 第二子金属线

7 第一金属插塞

8 第二金属插塞

9 第三金属插塞

10 第四金属插塞

11 第五金属插塞

12 顶层金属层

13 天线端

14 保护二极管

具体实施方式

以下由特定的具体实施例说明本实用新型的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本实用新型的其他优点及功效。

请参阅图1至图7。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本实用新型可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本实用新型所能产生的功效及所能达成的目的下，均应仍落在本实用新型所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本实用新型可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本实用新型可实施的范畴。

请参阅图1-图4，本实用新型提供一种释放焊垫等离子体的PID测试结构，所述测试结构100至少包括：位于同一层且平行排列的多个晶体管器件1，所述晶体管器件1的衬底101电连接至第一测试焊垫2，所述晶体管器件1的源极102电连接至第二测试焊垫3，所述晶体管器件1的漏极103电连接至第三测试焊垫4，所述晶体管器件1的栅极104与不同层的金属线6一一对应电连接；每一层的金属线6分支成第一子金属线601、603、605、607和第二子金属线602、604、606、608，且所述第一子金属线601、603、605、607与所述第二子金属线602、604、606、608通过顶层金属层12电连接在一起，其中第一子金属线601、603、605、607电连接至各自层的天线端13，第二子金属线602、604、606、608均电连接至第四测试焊垫5；位于最底层的所述第一子金属线601的一端电连接与其同层的所述第二子金属线602，另一端电连接一保护二极管14。这里的所述保护二极管14主要用于释放负离子。

需要说明的是，图1是俯视图，因此各层的天线端13看起来是叠在一起，实际上天线端13处于各自层上第一子金属线601、603、605、607的端部，天线端13之间并不相互连接。而第二子金属线602、604、606、608虽然也属于不同层，但其端部统一连接至第四测试焊垫5，通过第四测试焊垫5将各栅极104与外界电压接通。

作为示例，所述晶体管器件1的结构至少包括衬底101、形成于衬底101两侧的源极102和漏极103、形成于源极102和漏极103之间衬底101表面的栅介质层105、以及形成于所述栅介质层105表面的多晶硅栅极104。具体请参考图2，为图1中单个晶体管器件1沿AA’方向的结构剖视图。

其中，所述衬底101在测试时通过第一测试焊垫2与外界电压接通，所有的源极102通过第二测试焊垫3与外界电压接通，所有的漏极103通过第三测试焊垫4与外界电压接通。

由图3和图4可以看出，所述顶层金属层12与各层的金属线6的堆叠结构。

作为示例，每一层的所述第二子金属线602、604、606、608和所述第一子金属线601、603、605、607的长度比的范围是1000～2000。每一层的所述第二子金属线602、604、606、608的长度会比第一子金属线601、603、605、607的长度长很多。

作为示例，所述第一测试焊垫2、所述第二测试焊垫3、所述第三测试焊垫4以及所述第四测试焊垫5均为铝焊垫或铜焊垫。

作为示例，所述第四测试焊垫5的厚度大于所述第一测试焊垫2、所述第二测试焊垫3和所述第三测试焊垫4的厚度。一般来说，顶层金属线6连接的测试焊垫面积较大，厚度较厚，其收集的电荷量也最多，因此对天线端13的影响也是最大的。

作为示例，所述衬底101通过第一金属插塞7电连至第一测试焊垫2；所述源极102通过第二金属插塞8电连至第二测试焊垫3；所述漏极103通过第三金属插塞9电连至第三测试焊垫4；所述栅极104通过第四金属插塞10与不同层的金属线6一一对应电连，为了使晶体管阵列中多晶硅栅极104与不同层的金属线6电连，需要通过不同高度的第四金属插塞10进行连接。应该知晓，第四金属插塞10是各层金属层上的金属插塞堆积而成，连接至不同的金属线6则需要的金属插塞的层数也不同；所述第二子金属线602、604、606、608通过第五金属插塞11与所述顶层金属层12电连接。

利用本实用新型的测试结构进行监控的方法包括电流测量法，还可以为其他的测量监控方法，譬如阈值电压测量法、FA热点抓取失效点法等等。但这些方法均为现有技术，本领域的技术人员都可以知晓，也非本实用新型的保护内容，故在此不再赘述。

为了更好解释本实用新型的方案，需要从以下两个问题的解决来体现。

第一，如果图5所示，为假设本实用新型不设保护二极管14时的等离子体的流向图。如果没有设置保护二极管14，也就不能起到释放等离子体的作用，天线端13上收集的电荷(所需要的)和第四测试焊垫5上收集的电荷(干扰的)都会通过电场作用转移到栅极104，对栅介质层105造成损伤，且无法准确检测天线端13所收集的电荷的大小。

第二，如图6所示，为假设本实用新型不设顶层金属层12时的等离子体的流向图。如果没有将每一层的所述金属线分支成所述第一子金属线601、603、605、607和所述第二子金属线602、604、606、608，当然也不存在电连接所述第一子金属线601、603、605、607与所述第二子金属线602、604、606、608的所述顶层金属层12，此时，如果设有所述保护二极管14，则所述天线端13收集的电荷和所述第四测试焊垫5上收集的电荷都会通过所述保护二极管14释放，那么，该PID测试结构就失效了。

综上分析，如何保证PID测试结构的有效测试且避免顶层的第四测试焊垫5上的等离子体的干扰是本实用新型要解决的技术问题。

本实用新型将每一层的金属线分支成第一子金属线601、603、605、607和第二子金属线602、604、606、608，且所述第一子金属线601、603、605、607与所述第二子金属线602、604、606、608通过顶层金属层12电连接在一起，其中第一子金属线601、603、605、607电连接至各自层的天线端13，第二子金属线602、604、606、608均电连接至第四测试焊垫5；位于最底层的所述第一子金属线601的一端电连接与其同层的所述第二子金属线602，另一端电连接一保护二极管14。有效地解决了上述问题。如图7所示，为本实用新型的第四测试焊垫5中等离子体的流向图。所述第四测试焊垫中等离子体流向所述保护二极管14，不会影响到晶体管器件1的栅极104。

通过实验发现，本实用新型的释放焊垫等离子体的PID测试结构测得的开启电压的偏移量比现有技术PID测试结构的测试结果要好，控制在允许的范围内。

综上所述，本实用新型的释放焊垫等离子体的PID测试结构，通过释放大块测试焊垫上的等离子体，减小其对PID测试结果的影响；仅仅顶层金属层连接天线和保护二极管，从而保证其它层的金属线和金属插塞的等离子损伤效应；在位于最底层的金属线上电连接保护二极管，结构简单，测试方便。

上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。