一种LED芯片的制作方法

本实用新型涉及半导体技术领域，特别涉及一种LED芯片。

背景技术：

发光二极管(英文：Light Emitting Diode，简称:LED)作为一种新型发光器件，技术发展迅速、应用领域广泛、产业带动性强、节能潜力大，符合低碳与生态经济要求和当代新兴产业的发展趋势。LED照明与传统电气照明相比，具有节能、环保、长寿和高效等优点，被公认为最有发展前景的高效照明产业。

LED芯片通常由晶元划裂而成。倒装LED芯片上的分布式布拉格反射镜(英文：Distributed Bragg Reflection，简称：DBR)包括交替层叠的几十层二氧化硅和几十层氧化钛，在划裂过程中容易出现崩裂的情况，导致芯片漏电，良率和可靠性降低。

技术实现要素：

为了解决现有技术的问题，本实用新型实施例提供了一种LED芯片。所述技术方案如下：

一方面，本实用新型实施例提供了一种LED芯片，所述LED芯片包括衬底、以及依次层叠在所述衬底上的N型层、有源层、P型层，所述衬底包括中心区域和边缘区域，所述中心区域为所述衬底上与所述衬底的边缘的距离超过设定值的区域，所述边缘区域为所述衬底上与所述衬底的边缘的距离小于或等于设定值的区域；

在所述中心区域内，所述P型层上设有延伸到所述N型层的第一凹槽，所述P型层上设有透明导电层，所述透明导电层上设有P型电极，所述N型层上设有N型电极，所述N型电极、所述P型电极、所述透明导电层、所述N型层上均设有布拉格反射层，所述布拉格反射层中设有至少两个沿所述LED芯片的层叠方向延伸的通孔，P型焊点通过至少一个所述通孔与所述P型电极连接，N型焊点通过至少一个所述通孔与所述N型电极连接；

在所述边缘区域内，所述P型层上设有延伸到所述N型层的第二凹槽和第三凹槽，所述第二凹槽围绕所述中心区域设置在所述边缘区域的内边缘上，所述第三凹槽围绕所述LED芯片的边缘设置在所述边缘区域的外边缘上。

可选地，所述P型层内设有延伸到所述N型层的第四凹槽，所述第四凹槽的轮廓形状与所述第二凹槽的轮廓形状相同，所述第四凹槽设置在所述第二凹槽和所述第三凹槽之间。

可选地，所述第三凹槽和所述第二凹槽之间的所述P型层的宽度为3～10um。

可选地，所述第二凹槽的宽度为3～10um。

可选地，所述第三凹槽的宽度为10～30um。

另一方面，本实用新型实施例提供了一种LED芯片，所述LED芯片包括衬底、以及依次层叠在所述衬底上的N型层、有源层、P型层，所述衬底包括中心区域和边缘区域，所述中心区域为所述衬底上与所述衬底的边缘的距离超过设定值的区域，所述边缘区域为所述衬底上与所述衬底的边缘的距离小于或等于设定值的区域；

在所述中心区域内，所述P型层上设有延伸到所述N型层的第一凹槽，所述P型层上设有透明导电层，所述透明导电层上设有P型电极，所述N型层上设有N型电极，所述N型电极、所述P型电极、所述透明导电层、所述N型层上均设有钝化层；

在所述边缘区域内，所述P型层上设有延伸到所述N型层的第二凹槽和第三凹槽，所述第二凹槽围绕所述中心区域设置在所述边缘区域的内边缘上，所述第三凹槽围绕所述LED芯片的边缘设置在所述边缘区域的外边缘上。

可选地，所述P型层内设有延伸到所述N型层的第四凹槽，所述第四凹槽的轮廓形状与所述第二凹槽的轮廓形状相同，所述第四凹槽设置在所述第二凹槽和所述第三凹槽之间。

可选地，所述第三凹槽和所述第二凹槽之间的所述P型层的宽度为3～10um。

可选地，所述第二凹槽的宽度为3～10um。

可选地，所述第三凹槽的宽度为3～10um。

本实用新型实施例提供的技术方案带来的有益效果是：

通过在衬底上与衬底的边缘的距离小于设定值的边缘区域内，依次层叠N型层、有源层、P型层，P型层两侧分别设有延伸至N型层的第二凹槽和第三凹槽，第二凹槽围绕中心区域设置在边缘区域的内边缘上，第三凹槽围绕LED芯片的边缘设置在边缘区域的外边缘上，位于第二凹槽和第三凹槽之间依次层叠的N型层、有源层、P型层能够有效降低芯片划裂过程中边缘崩裂产生的应力延伸，保护衬底上与衬底的边缘的距离超过设定值的中心区域内的完整性，避免芯片漏电，有效提高芯片良率和可靠性。而且边缘区域中各层层叠的步骤可以与中心区域中各层层叠的步骤同时进行，边缘区域中凹槽刻蚀的步骤也可以与中心区域中凹槽刻蚀的步骤同时进行，不需要增加额外的工艺，成本低廉，适合工业化生产。

附图说明

为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本实用新型实施例一提供的一种LED芯片的主视图；

图2是本实用新型实施例一提供的一种LED芯片的俯视图；

图3是本实用新型实施例一提供的中心区域内的LED芯片的结构示意图；

图4是本实用新型实施例二提供的中心区域内的LED芯片的结构示意图。

具体实施方式

为使本实用新型的目的、技术方案和优点更加清楚，下面将结合附图对本实用新型实施方式作进一步地详细描述。

实施例一

本实用新型实施例提供了一种LED芯片，适用于倒装芯片，参见图1，该LED芯片包括衬底11、以及依次层叠在衬底11上的N型层12、有源层13、P型层14，参见图2，衬底包括中心区域11a和边缘区域11b，中心区域11a为衬底11上与衬底11的边缘的距离超过设定值的区域，边缘区域11b为衬底上与衬底的边缘的距离小于或等于设定值的区域。

在中心区域内，如图3所示，P型层14上设有延伸到N型层12的第一凹槽，P型层14上设有透明导电层21，透明导电层21上设有P型电极22，N型层12上设有N型电极23，N型电极23、P型电极22、透明导电层21、N型层12上均设有布拉格反射层24，布拉格反射层24中设有至少两个沿LED芯片的层叠方向延伸的通孔，P型焊点25通过至少一个通孔与P型电极22连接，N型焊点26通过至少一个通孔与N型电极23连接。

在边缘区域内，如图1和图2所示，P型层14上设有延伸到N型层12的第二凹槽31和第三凹槽32，第二凹槽31围绕中心区域11a设置在边缘区域11b的内边缘上，第三凹槽32围绕LED芯片的边缘设置在边缘区域11b的外边缘上。

可选地，P型层内可以设有延伸到N型层的第四凹槽，第四凹槽的轮廓形状与第二凹槽的轮廓形状相同，第四凹槽设置在第二凹槽和第三凹槽之间。

可选地，第三凹槽和第二凹槽之间的P型层的宽度可以为3～10um。

可选地，第二凹槽的宽度可以为3～10um。

可选地，第三凹槽的宽度可以为10～30um。

具体地，衬底可以为蓝宝石衬底，N型层可以为N型GaN层，有源层可以包括交替层叠的InGaN量子阱层和GaN量子垒层，P型层可以为P型GaN层。

可选地，透明导电层的材料可以采用纳米铟锡金属氧化物(英文：Indium Tin Oxides，简称：ITO)、ZnO、In掺杂的ZnO、Al掺杂的ZnO、Ga掺杂的ZnO中的一种或多种。

可选地，P型电极可以为Cr/Ti/Al、Ti/Au、Pt/Au、Ti/Al/Ti/Au中的任一种。

可选地，N型电极可以为Cr/Ti/Al、Ni/Au、Cr/Pt/Au、Ti/Al/Ti/Au中的任一种。

可选地，布拉格反射层可以包括交替层叠的高折射率材料层和低折射率材料层，高折射率材料层为TiO、TiO₂、Ti₃O₅、Ti₂O₃、Ta₂O₅、ZrO₂中的一种或多种，低折射率材料层为SiO₂、SiN、Al₂O₃中的一种或多种。

可选地，P型焊点和N型焊点可以对称分布在布拉格反射层上。

可选地，P型焊点和N型焊点可以均包括非Ag的第一金属层、以及依次层叠在第一金属层上的第二金属层、焊料层。

优选地，第一金属层可以为Al，第二金属层可以为Al、Au、Ni中的一种或多种，焊料层可以为Au或Au的合金，如AuSn。

本实用新型实施例通过在衬底上与衬底的边缘的距离小于设定值的边缘区域内，依次层叠N型层、有源层、P型层，P型层两侧分别设有延伸至N型层的第二凹槽和第三凹槽，第二凹槽围绕中心区域设置在边缘区域的内边缘上，第三凹槽围绕LED芯片的边缘设置在边缘区域的外边缘上，位于第二凹槽和第三凹槽之间依次层叠的N型层、有源层、P型层能够有效降低芯片划裂过程中边缘崩裂产生的应力延伸，保护衬底上与衬底的边缘的距离超过设定值的中心区域内的完整性，避免芯片漏电，有效提高芯片良率和可靠性。而且边缘区域中各层层叠的步骤可以与中心区域中各层层叠的步骤同时进行，边缘区域中凹槽刻蚀的步骤也可以与中心区域中凹槽刻蚀的步骤同时进行，不需要增加额外的工艺，成本低廉，适合工业化生产。

实施例二

本实用新型实施例提供了一种LED芯片，适用于正装芯片。本实施例提供的LED芯片与实施例一提供的LED芯片相比，边缘区域的结构基本相同，不同之处主要在于中心区域。

具体地，参见图4，在中心区域内，P型层14上设有延伸到N型层12的第一凹槽，P型层14上设有透明导电层21，透明导电层21上设有P型电极22，N型层12上设有N型电极23，N型电极23、P型电极22、透明导电层21、N型层12上均设有钝化层27。

具体地，透明导电层可以与实施例一中的透明导电层相同，P型电极可以与实施例一中的P型电极相同，N型电极可以与实施例一中的N型电极相同，在此不再详述。

可选地，钝化层可以为二氧化硅层。

本实用新型实施例通过在衬底上与衬底的边缘的距离小于设定值的边缘区域内，依次层叠N型层、有源层、P型层，P型层两侧分别设有延伸至N型层的第二凹槽和第三凹槽，第二凹槽围绕中心区域设置在边缘区域的内边缘上，第三凹槽围绕LED芯片的边缘设置在边缘区域的外边缘上，位于第二凹槽和第三凹槽之间依次层叠的N型层、有源层、P型层能够有效降低芯片划裂过程中边缘崩裂产生的应力延伸，保护衬底上与衬底的边缘的距离超过设定值的中心区域内的完整性，避免芯片漏电，有效提高芯片良率和可靠性。而且边缘区域中各层层叠的步骤可以与中心区域中各层层叠的步骤同时进行，边缘区域中凹槽刻蚀的步骤也可以与中心区域中凹槽刻蚀的步骤同时进行，不需要增加额外的工艺，成本低廉，适合工业化生产。

上述本实用新型实施例序号仅仅为了描述，不代表实施例的优劣。

以上所述仅为本实用新型的较佳实施例，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。