贴合式SOI晶圆的制造方法与流程

本发明涉及一种贴合式soi晶圆的制造方法。

背景技术：

作为对应高频率(radiofrequency,rf)装置的soi晶圆，一直是以将基底晶圆的电阻率予以高电阻化而解决。但是，为对应进一步的高速化，而逐渐有对应更高的频率的必要，仅使用已知的高电阻晶圆已经变得无法解决。

在此，作为对应对策提出有于soi晶圆的埋入氧化膜层(box层)正下方加入具有使产生的载子消灭的层(载体捕陷层)，而此变得有必要将用以使高电阻晶圆中所产生的载子再结合的多晶硅层予以形成于基底晶圆上。

专利文献1中，记载有于box层及基底晶圆的接面形成有作为载子捕陷层的多晶硅层或非晶硅层。

另一方面，专利文献2中，亦记载有于box层及基底晶圆的境界面形成作为载子捕陷层的多晶硅层，进一步限制多晶硅层形成后的热处理温度以防止多晶硅层的再结晶化。

又专利文献3中，虽未记载有形成作为载子捕陷层的多晶硅层或非晶硅层，但记载有通过将与贴合晶圆贴合的一侧的基底晶圆表面的表面粗糙度放大，得到与载子捕陷层同样的效果。

专利文献4中，记载有关于用于制作对应rf装置的soi晶圆的基底晶圆的制造方法，于大于500ωcm的高电阻率的硅基板上形成介电体层，于该介电体层上形成多晶硅层时，以900℃以下的温度以堆积。

专利文献5中，记载有为了制造对应rf装置的soi晶圆，于大于500ωcm的高电阻率的硅基板上，将与自然氧化物层相异的介电材料层以0.5至10nm的厚度形成后。形成多晶硅层。

〔现有技术文献〕

专利文献1：日本特表2007-507093号公报

专利文献2：日本特表2013-513234号公报

专利文献3：日本特开2010-278160号公报

专利文献4：日本特开2012-199550号公报

专利文献5：日本特表2014-509087号公报

技术实现要素：

如同前述，为了制造对应更高频率的装置，变得有必要于soi晶圆的box层下形成载子捕陷层。

但是，若是使一般的多晶硅层堆栈而形成载子捕陷层，则会有由于soi晶圆的制造步骤中或是装置制造步骤中的热历程而使多晶硅层被退火而单晶化因而作为载子捕陷层的效果降低的问题。

因此，必须要是在多晶硅层堆积后即使进行热处理也不使单晶化进行。换句话说，必须要堆积即使经过soi晶圆的制造步骤的热处理步骤及装置制造步骤的热处理步骤亦不使单晶化进行的低成本、效果持久的多晶硅层。

但是，上述的专利文献1至3，皆没有揭示或指出关于于多晶硅层堆积后即使进行热处理亦不使单晶化进行的技术。

另一方面，专利文献4、5则记载有为了抑制多晶硅层堆积后的热处理所导致的单晶化，而在多晶硅层与基底晶圆之间形成介电体层。但是，关于多晶硅层的堆积温度，仅有于专利文献4记载为900℃以下。以如此低温形成多晶硅层的理由，为了防止以高温堆栈多晶硅时的介电体层消失，使多晶硅层的单晶化的抑制更为确实。

本发明有鉴于上述问题，提供一种soi晶圆的制造方法，能够堆积多晶硅层，而使即使经过soi晶圆的制造步骤的热处理步骤及装置制造步骤的热处理步骤亦能够不使单晶化进行，同时能够提升多晶硅堆积步骤的总产量。

为了达成上述目的，本发明提供一种贴合式soi晶圆的制造方法，用以制造将贴合晶圆透过绝缘膜而贴合于基底晶圆的贴合式soi晶圆，该贴合晶圆及该基底晶圆皆以单晶硅所构成，该贴合式soi晶圆的制造方法至少包含下列步骤：堆积多晶硅层于该基底晶圆的贴合面侧；研磨该多晶硅层的表面；于该贴合晶圆的贴合面形成该绝缘膜；通过该绝缘膜将该基底晶圆的该多晶硅层的研磨面与该贴合晶圆贴合；以及将经贴合的该贴合晶圆薄膜化而形成soi层，其中，作为该基底晶圆，使用电阻率为100ω·cm以上的单晶硅晶圆，其中，于堆积该多晶硅层的步骤中，更具有于该基底晶圆堆积该多晶硅层的表面预先以10nm以上、30nm以下的厚度形成氧化膜的阶段，其中，该多晶硅层的堆积以1050℃以上、1200℃以下的温度进行。

通过如此，在基底晶圆的硅单晶的表面与堆积的多晶硅层之间，预先形成10nm以上的氧化膜，即使在1050℃以上、1200℃以下的高温进行多晶硅层的形成，在多晶硅层堆积中氧化膜亦不会消失或成为球状点状散布，而能维持膜状态，因此能够在多晶硅层的堆积中及堆积后控制soi晶圆制造步骤的热处理步骤及装置制造步骤的热处理所致的单晶化。又，由于氧化膜为30nm以下的厚度，能够防止变得容易于基底晶圆的表面侧形成反转层所致的高频率特性的劣化。

进一步而言，由于使多晶硅层的堆积温度为1050℃以上，能够使多晶硅层的堆积速度充分提升，故即使在例如利用枚叶式常压磊晶成长装置堆积多晶硅的状况，亦能够使总产量提升，而使制造成本减低。又，使堆积温度为1200℃以下的温度，能够防止滑移差排的产生。

此时，以于该氧化膜形成后，且进行该多晶硅层的堆积前，在含氢气氛围下，以1050℃以上、1200℃以下的温度进行1秒以上、60秒以下的热处理为佳。

形成有氧化膜的基底晶圆之氧化膜表面，微量附着存在有在氧化膜形成时及氧化膜形成后成为参杂物的杂质，此微量的杂质，可能通过经由氧化膜扩散至基底晶圆，使高频率特性劣化。因此，在进行多晶硅层的堆积前，于含氢气氛围下，以1050℃以上、1200℃以下的温度进行1秒以上、60秒以下的热处理，除去此些杂质，从而能够防止成为参杂物的杂质向基底晶圆的扩散，由此，能够确实防止高频率特性的劣化。

此时，以将在含氢气氛围下的该热处理，及该多晶硅层的堆积于同一个装置接续进行为佳。

通过如此将在含氢气氛围下的该热处理以及该多晶硅层的堆积于同一个装置接续进行，能够使总产量更有效地提升，而能够更有效地减低制造成本。

如同上述，依据本发明的贴合式soi晶圆的制造方法，能够堆积多晶硅层，而使即使经过soi晶圆的制造步骤的热处理步骤及装置制造步骤的热处理步骤亦不使单晶化进行，同时能够提升多晶硅堆积步骤的总产量，而能够使制造成本减低。

附图说明

图1是显示本发明的贴合式soi晶圆的制造方法之实施型态的一例的制造流程图。

图2是显示本发明的贴合式soi晶圆的制造方法之实施型态的一例的步骤剖面图。

具体实施方式

如同前述，为了制造对应更高频率的装置，虽然于soi晶圆的box层下形成载子捕陷层变得必要，但若是使一般的多晶硅层堆积而形成载子捕陷层，则依照soi晶圆制造步骤中或装置制造步骤中的热历程将会有多晶硅层被退火而单晶化，作为载子捕陷层的效果减少的问题。

另一方面，专利文献4、5虽然记载有为了抑制多晶硅层堆积后的热处理所致的单晶化，于多晶硅层与基底晶圆之间形成介电体层，但此些方法如上所述，若将多晶硅层的堆积温度低温化，则有得不到充分的堆积速度而多晶硅层堆积步骤的总产量低落，制造成本增大的问题。

此处，本发明发明人就能够堆积多晶硅层而使即使经过soi晶圆的制造步骤的热处理步骤及装置制造步骤的热处理步骤亦不使单晶化进行，同时能够有效率地提升多晶硅堆积步骤的总产量的soi晶圆的制造方法进行精心研究。

结果，发现了预先于基底晶圆的多晶硅层堆积的表面以10nm以上、30nm以下的厚度形成氧化膜，再将多晶硅层的堆积以1050℃以上、1200℃以下的温度以进行，则能够堆积多晶硅层而使即使经过soi晶圆的制造步骤的热处理步骤及装置制造步骤的热处理步骤亦不使单晶化进行，同时能够提升多晶硅堆积步骤的总产量，而使本发明完成。

以下，相关于本发明，作为实施型态的一例，参照图式同时详细说明，但本发明并不限定于此。

以下参照图1-2，同时说明本发明的贴合式soi晶圆的制造方法的实施型态的一例。

首先准备由单晶硅所构成的贴合晶圆10(参照图1的步骤s11、及图2(a))。

接着，通过例如热氧化及cvd等，于贴合晶圆10，使成为埋入式绝缘膜层(为埋入式氧化膜层时，亦称为box层)(后述的图2(i)的埋入式绝缘膜层16)的绝缘膜(例如氧化膜)13成长(参照图1的步骤s12、及图2(b))。

接着，自绝缘膜13之上通过离子注入机，注入氢离子及稀有气体离子中的至少一种类的气体离子，而于贴合晶圆10内形成离子注入层17(参照图1的步骤s13，及图2(c))。此时，选择离子注入加速电压以能够得到作为目标的soi层(后述的图2(i)的soi层15)的厚度。

接着，为了除去贴合晶圆10的贴合面的微粒，进行贴合前洗净(参照图1的步骤s14)。

另一方面，除了上述之外，准备由单晶硅所构成的基底晶圆11(参照图1的步骤s21、及图2(d))。

接着，于基底晶圆11上，形成氧化膜(基底氧化膜)20(参照图1的步骤s22、及图2(e))。使形成的氧化膜20的厚度为10nm以上、30nm以下。为了更确实的防止多晶硅层堆积中氧化膜消失或是成为球状而散布，以较10nm厚，例如在15nm以上为佳。

作为形成如此厚度的氧化膜的方法虽并无特别限定，但能够通过使用一般的批次式的热处理炉，在氧化性氛围中，进行低温-短时间的热氧化的方法，以及使用快速加热-快速冷却装置(rta装置)进行氧化热处理(rto)的方法等，形成均匀的氧化膜。

接着，于氧化膜(基底氧化膜)20上使多晶硅层12堆积(参照图1的步骤s23、及图2(f))。在此，使堆积温度为1050℃以上、1200℃以下。此时，至堆积温度为止的升温中的氛围气体，通常使用100％的h2。

由于堆积温度为1050℃以上、1200℃以下，即使soi晶圆制造步骤的热处理步骤及装置制造步骤的热处理为相对高温(例如，1000℃至1200℃左右)，多晶层的晶界成长亦会被抑制，而能够维持作为载子捕陷层的效果。又，通过升温中的含氢气氛围，亦得到除去附着于氧化膜20的表面的杂质的效果。

又由于堆积温度为1050℃以上、1200℃以下，能够使用一般的磊晶成长用的cvd装置，使用三氯氢气硅作为原料气体，以常压高速堆积多晶硅层12。为了以更高速堆积，堆积温度以1100℃以上为佳。

另外，经过升温而进行多晶硅层堆积之前，以通过在含氢气氛围下，以自1050℃以上、1200℃以下的温度范围所选择的预定温度，进行1秒以上、60秒以下的预定时间的热处理，将氧化膜表面些微蚀刻，而充分除去附着于表面的杂质为佳。由此，能够防止成为参杂物的杂质之向基底晶圆的扩散，而能够确实地防止高频率特性的劣化。

又，此含氢气氛围下的热处理，若是使用堆积多晶硅层的cvd装置，将含氢气氛围下的热处理与多晶硅层的堆积在同一装置接续进行，则由于生产性提升而为佳。但是，亦可以使用各别装置将热处理及堆积作为个别步骤进行。

接着，将堆积于基底晶圆11的多晶硅层12的表面通过研磨而平坦化(参照图1的步骤s24、及图2(g))。由于以1050℃以上，1200℃以下的温度堆积的多晶硅层12的表面粗糙程度大，难以就此与贴合晶圆贴合，因此必须将多晶硅层12的表面通过研磨而平坦化。

接着，为了除去经研磨的多晶硅层12的表面之微粒，进行贴合前洗净(参照图1的步骤s25)。

另外，能够将图1的步骤s11至s14，与图1的步骤s21至s25同时进行。

接着，使形成有氧化膜20及多晶硅层12的基底晶圆11，密着而贴合于形成绝缘膜13的贴合晶圆10，以使基底晶圆11形成有多晶硅层12的面与贴合晶圆10的离子注入面接触(参照图1的步骤s31、及图2(h))。

接着，于经贴合的晶圆施以使离子注入层17产生微小气泡层的热处理(剥离热处理)，于产生的微小气泡层处剥离，而制作于基底晶圆11上形成有埋入式绝缘膜层16及soi层15的贴合晶圆14(参照图1的步骤s32、以及图2(i))，另外，此时亦衍生出具有剥离面19的剥离晶圆18。

接着，为了使贴合接口的结合强度增加而于贴合式晶圆14施加结合热处理(参照图1的步骤s33)。

能够如同前述地制造so晶圆。

虽然贴合晶圆10的薄膜化，例示有通过离子注入层17的形成以及于离子注入层17的剥离以进行，但并不限于此。贴合晶圆10的薄膜化，能够以例如切削、研磨、蚀刻等的组合以进行。

关于本发明的贴合式soi晶圆的制造方法，通过于基底晶圆的硅单晶的表面与堆积的多晶硅层之间，预先形成厚度为10nm以上、30nm以下的氧化膜，而能够抑制在堆积后soi晶圆的制造步骤的热处理步骤及装置制造步骤的热处理所致的单晶化。进一步而言，由于使多晶硅层的堆积温度维1050℃以上、1200℃以下的温度，即使soi晶圆制造步骤的热处理步骤及装置制造步骤的热处理为相对高温(例如，1000℃至1200℃左右)，多晶层的晶界成长亦会被抑制，而能够维持作为载子捕陷层的效果的同时，能够充分提高多晶硅层的堆积速度之故，因此即使是使用例如枚叶式的常压磊晶成长装置以堆积多晶硅层的状况，亦能够使总产量提升，而能够使制造成本减低。

另外，基底晶圆的电阻率，若是为100ω·cm以上则能够适合用于高频率装置的制造用，为1000ω·cm以上则较佳，为3000ω·cm以上为特佳。电阻率的上限虽无特别限定，但能够为例如50000ω·cm。

[实施例]

以下，虽显示实施例及比较例以更具体说明本发明，但本发明并非限定于此。

(实施例1)

使用图1-2所说明的制造方法制造贴合式soi晶圆。但是，作为基底晶圆，使用直径300mm、结晶方向<100>、电阻率1300ω·cm、p型的单晶硅，基底晶圆中基底氧化膜形成及多晶硅层堆积(用三氯氢气硅作为原料气体)，贴合晶圆中的box氧化及氢离子注入，以及贴合后的剥离热处理及结合热处理，以以下的条件进行。

基底氧化膜形成：rto(使用rta装置的氧化热处理)，氧化膜厚30nm

多晶硅层堆积前的氢气热处理：无(但是，至堆积温度为止的升温时的氛围为100％h2)

多晶硅层堆积：1100℃常压膜厚3.0μm(研磨后2.5μm)

box氧化：1050℃氧化膜厚400nm

氢离子注入：105kev7.5×10¹⁵/cm²

剥离热处理：500℃30分钟100％ar氛围

结合热处理：900℃高温氧化+1100℃120分钟的ar退火

通过剖面sem观察而确认结合热处理后的多晶硅层的单晶化状况。又，结合热处理后的基底晶圆表面(基底氧化膜与基底晶圆间的界面附近)的电阻率通过sr(spreadingresistance)法(扩散热阻测定法)。此些结果显示于表1。

(实施例2)

与实施例1同样制作贴合式晶圆。但是，多晶硅层的堆积以1130℃进行，堆积之前，于同一装置内进行含氢气氛围下的热处理(1130℃，20秒)。

与实施例1同样确认了多晶硅层的单晶化的状况及基底晶圆表面的电阻率。将这些结果显示于表1。

(实施例3)

与实施例1同样制作贴合式soi晶圆。但是，调整rto处理时间使基底氧化膜的厚度为15nm，多晶硅层的堆积以1150℃进行，堆积之前，于同一装置内进行氢气热处理(1130℃、20秒)。

与实施例1同样确认了多晶硅层的单晶化的状况及基底晶圆表面的电阻率。将这些结果显示于表1。

(实施例4)

与实施例1同样制作贴合式soi晶圆。但是，调整rto处理时间使基底氧化膜的厚度为10nm，多晶硅层的堆积以1200℃进行，在堆积之前，于同一装置内进行氢气热处理(1130℃、20秒)。

与实施例1同样确认了多晶硅层的单晶化的状况及基底晶圆表面的电阻率。将这些结果显示于表1。

(实施例5)

与实施例1同样制作贴合式soi晶圆。但是，调整rto处理时间使基底氧化膜的厚度为15nm，多晶硅层的堆积以1050℃进行。

与实施例1同样确认了多晶硅层的单晶化的状况及基底晶圆表面的电阻率。将这些结果显示于表1。

(比较例1)

与实施例1同样制作贴合式soi晶圆。但是，多晶硅层的堆积以900℃进行。

与实施例1同样确认了多晶硅层的单晶化的状况及基底晶圆表面的电阻率。将这些结果显示于表1。

(比较例2)

与实施例4同样制作贴合式soi晶圆。但是，调整rto处理时间使基底氧化膜的厚度为8nm，不进行多晶硅层的堆积前的氢气热处理。

与实施例4同样确认了多晶硅层的单晶化的状况及基底晶圆表面的电阻率。将这些结果显示于表1。

【表1】

如自表1可得知，使基底氧化膜为10nm以上、30nm以下的范围，使多晶硅层的堆积温度为1050℃以上、1200℃以下的实施例1至5，多晶硅层的堆积速度为2.9μm/min以上而能够进行充分高速的堆积，又，没有发生多晶硅层的单晶化及基底晶圆表面的电阻率降低的问题。

另一方面，使多晶硅层的堆积温度为900℃的比较例1中，堆积速度为0.5μm/min，变为实施例1至5的约1/6以下的低速，总产量大幅降低。

又，使基底氧化膜为8nm的比较例2中，于多晶硅堆积步骤中基底氧化膜消失，发生多晶硅层的单晶化。又，由于不进行多晶硅层堆积前的氢气热处理以及基底氧化膜消失的影响，基底晶圆表面观察到有电阻率的降低。此被推测为是起因于基底晶圆中成为参杂物的杂质扩散。

(比较例3)

与实施例1同样制作贴合式soi晶圆。但是，调整rto处理时间使基底氧化膜的厚度为40nm。

于实施例1及比较例3所制作的贴合式soi晶圆的soi层制造高频率集成电路装置。测定相关于各个经制造的装置的二次谐波特性，而比较的结果，得知与实施例1相比比较例3的二次谐波特性劣化。此被推测为是基底氧化膜变厚为40nm而使反转层形成所造成的高频率特性的劣化。

另外，本发明并不为前述实施例所限制。前述实施例为例示，具有与本发明的申请专利范围所记载的技术思想为实质相同的构成，且达成同样作用效果者，皆包含于本发明的技术范围。