含有垂直堆叠存储器单元的集成结构的制作方法

本发明涉及含有垂直堆叠的存储器单元的集成结构。

背景技术：

存储器为电子系统提供数据存储。快闪存储器是一种类型的存储器，且在现代计算机及装置中具有众多用途。例如，现代个人计算机可具有存储于快闪存储器芯片上的bios。作为另一实例，计算机及其它装置越来越普遍地利用固态硬盘中的快闪存储器来替换常规硬盘。作为又一实例，快闪存储器普遍用于无线电子装置中，这是因为其使制造者能够随着无线电子装置变得标准化而支持新通信协议且使制造者能够提供为了增强的特征而远程升级装置的能力。

nand可为集成快闪存储器的基本架构，且可经配置以包括垂直堆叠的存储器单元。期望开发改进型nand架构。

附图说明

图1是实例实施例集成结构的图解横截面图。

图2是图1的实例实施例集成结构的图解俯视图，且是沿着图1的线2-2获得的视图。

图3到10是实例实施例集成结构的图解横截面图。

具体实施方式

一些实施例包含在垂直nand配置的沟道材料内利用锗或硅/锗。锗具有比常用于沟道材料的硅更好的迁移率，此可改进沿着nand串的电流传导性。参考图1到10来描述实例实施例。

参考图1，展示包括交替的第一层18与第二层20的堆叠15的半导体构造(即，集成结构)10。层18可具有介电性，且层20可为导电的。导电层20可包括(例如)各种金属中的一或多者(例如钨、钛等等)、含金属组合物(例如，金属氮化物、金属碳化物、金属硅化物等等)及导电型掺杂的半导体材料(例如，导电型掺杂硅、导电型掺杂锗等等)。例如，导电层20可包括n型掺杂多结晶硅(即，n型掺杂多晶硅)。电介质层18可包括任何适合组合物或组合物的组合；且可(例如)包括二氧化硅。

层18及20可具有任何适合厚度；且可(例如)具有在从约5nm到约300nm的范围内的厚度。在一些应用中，层18可薄于层20。例如，层18可为约20nm厚且层20可为约30nm厚。

电荷存储材料24邻近导电层20，且由电荷阻挡材料22与层20的导电材料隔开。

电荷存储材料24可包括任何适合组合物或组合物的组合；且在一些实施例中，可包括浮动栅极材料(例如，经掺杂硅或未经掺杂硅)或电荷俘获材料(例如，氮化硅、金属点等等)。

电荷阻挡材料22可包括任何适合组合物或组合物的组合；且在一些实施例中，可包括二氧化硅、氧化铪、氧化锆、氮化硅等等中的一或多者。

栅极电介质26邻近电荷存储材料24。栅极电介质可包括任何适合组合物或组合物的组合；且在一些实施例中，可包括(例如)二氧化硅。

开口27延伸穿过堆叠15，且在所展示的实施例中，此开口由沟道材料28完全填充。沟道材料包括锗。例如，沟道材料可包括si(1-x)gex，其中x是大于零且小于或等于1的数。在一些实施例中，沟道材料可包括硅及锗，基本上由硅及锗组成，或由硅及锗组成。锗可呈现有(例如)在从约5原子百分比到约80原子百分比的范围内的浓度。作为另一实例，锗可呈现有在从约10原子百分比到约30原子百分比的范围内的浓度。

在一些实施例中，沟道材料可包括一或多种掺杂剂。在此类实施例中，掺杂剂可为p型、n型及/或i型的。

各种材料22、24及26与导电层20及沟道材料28的区域一起形成第一系列的垂直堆叠的存储器单元30a及30b及第二系列的垂直堆叠的存储器单元31a及31b。垂直堆叠的存储器单元30a及30b可被视为形成第一nand串，且垂直堆叠的存储器单元31a及31b可被视为形成第二nand串。在所说明的实施例中，存储器单元可被视为位于导电层20内(即，高度方向上与导电层共同延伸)。

每一垂直串中的存储器单元的数目由导电层20的数目确定。堆叠可包括任何适合数目个导电层。在一些实施例中，堆叠15可包括8个导电层、16个导电层、32个导电层、64个导电层、1024个导电层等等。

图1的横截面展示具有两个相对侧壁23及25的开口27。然而，当从上方观看时，开口可具有闭合形状，使得此类侧壁实际上合并成单个连续侧壁。例如，当从上方观看时，开口可具有圆形形状、椭圆形形状、多边形形状、矩形形状等等。图2展示具有闭合形状(当从上方观看时)的开口27的实例实施例。在图2的实施例中，侧壁23及25是围绕开口27的闭合形状延伸的单个连续侧壁的部分。

图1的沟道材料28展示为整体包括均质组合物。在其它实施例中，沟道材料可包括锗浓度的梯度及/或掺杂剂浓度的梯度。例如，图3及4分别展示包括锗浓度的水平延伸梯度的构造10a及10b。

参考图3，沟道材料具有分别沿着开口27的侧壁23及25的外表面33及35。沟道材料还包括在外表面之间的内部区域36，其中内部区域从外表面水平偏移。在所展示的实施例中，锗浓度[ge]沿着从内部区域到外表面的方向增大，如由箭头36及38所指示。替代地，图3的实施例可被视为说明沿着从外表面33及35朝向内部区域36的方向减小锗浓度。

锗浓度梯度可从任何适合第一浓度增大到任何适合第二浓度。例如，在一些实施例中，第一浓度可为约0原子百分比锗且第二浓度可为约100原子百分比锗。作为另一实例，第一浓度可为约0原子百分比锗且第二浓度可为约85原子百分比锗。作为另一实例，第一浓度可为约5原子百分比锗且第二浓度可为约85原子百分比锗。作为另一实例，第一浓度可为约零原子百分比锗且第二浓度可为约30原子百分比锗。作为另一实例，第一浓度可为约10原子百分比锗且第二浓度可为约30原子百分比锗。

图4展示类似于图3的实施例的实施例，但在所述实施例中，锗浓度[ge]沿着从外表面33及35朝向沟道材料28的内部区域36的方向增大，如由箭头40及42指示。锗浓度梯度可从任何适合第一浓度增大到任何适合第二浓度。例如，在一些实施例中，第一浓度可为约0原子百分比锗且第二浓度可为约100原子百分比锗。作为另一实例，第一浓度可为约0原子百分比锗且第二浓度可为约85原子百分比锗。作为另一实例，第一浓度可为约5原子百分比锗且第二浓度可为约85原子百分比锗。作为另一实例，第一浓度可为约零原子百分比锗且第二浓度可为约30原子百分比锗。作为另一实例，第一浓度可为约10原子百分比锗且第二浓度可为约30原子百分比锗。

图3及4的实施例可有利地使沟道材料性质能够针对具体应用修整以便具有沿着存储器单元30a、30b、31a及31b的所期望电性质、物理性质及/或化学性质。例如，可期望沿着存储器单元的沟道材料内的锗浓度与硅浓度之间具有适当平衡以便实现所期望电迁移率及半导体性质。

尽管图3及4的实施例具体地说明锗浓度的水平梯度，但在其它实施例中，也可存在掺杂剂浓度的水平梯度(例如p型掺杂剂、n型掺杂剂及/或i型掺杂剂的水平梯度)。掺杂剂梯度可沿着相同于锗梯度的方向延伸，或相对于锗梯度可相反地定向。

图1到4的实施例展示完全填充开口27的含锗材料28。在其它实施例中，可在用沟道材料28填充开口之前沿着开口的侧壁提供衬层。例如，图5展示沿着开口28的侧壁具有衬层44及46的构造10c。尽管图5的横截面中说明两个衬层，但应理解，开口可具有闭合形状(如参考图2所描述)，且因此，所说明的衬层可为完全围绕开口的闭合形状延伸的单个衬层的部分。

衬层44及46包括衬层材料45。此衬层材料可为不含锗材料。在一些实施例中，衬层材料可为不含锗半导体材料(且在特定实施例中，可为含宽带隙半导体材料)。举例来说，衬层材料可包括硅(其可为单晶硅、多晶硅、非晶硅等等)、iii/v族半导体材料、ii/vi族半导体材料等等。例如，衬层可包括碳化硅、砷化镓、氧化锌、氧化铟、氧化锡等等。衬层在一些实施例中可经掺杂，且在其它实施例中可不掺杂。

在图5的实施例中，材料28可被视为由衬层44及46的不含锗材料45而与开口27的侧壁23及25隔开的含锗材料。含锗材料28可为均质的，或可包括上文参考图3及4所描述的类型的水平延伸锗梯度。

衬层44及46可具有任何适合厚度，且在一些实施例中，可具有在从约1个单分子层到约的范围内的厚度、在从约到约的范围内的厚度等等。

衬层可有利地使沟道材料性质能够针对具体应用修整。例如，在一些实施例中，可使衬层保持足够薄，使得垂直堆叠的存储器单元(例如，存储器单元30a、30b、31a及31b)的沟道导电延伸穿过衬层的半导体材料且还延伸穿过邻近衬层的含锗材料28的区域(如所展示)。因此，衬层及含锗材料28的组合物可经独立调整以修整电性质、物理性质及/或化学性质用于具体应用。在一些实施例中，衬层可增大从存储器单元(例如，30a、30b、31a及31b)的穿隧电介质26到沟道材料28的距离，这可减少库仑散射。

图1到5的实施例展示由沟道材料完全填充的开口27的中央区域。在其它实施例中，开口的中央区域可包括绝缘体(其可为例如空气、二氧化硅等等)，如下文参考图6到10所描述。

参考图6，展示构造10d为包括沿着开口27的侧壁23及25的含锗衬层48及50，其中此类衬层仅部分填充开口以留下中空部。构造进一步包括在衬层48与50之间且位于中空部内的绝缘体52。绝缘体52可包含气体(例如，空气)。另外或替代地，绝缘体可包含半固体或固体材料(例如，二氧化硅、氮化硅等等)。

衬层48及50可具有任何适合厚度t；且在一些实施例中，可具有在从约2纳米(nm)到约50nm的范围内的厚度。

衬层48及50的含锗材料28可包括上文参考图1的含锗材料28所描述的组合物的任一者。衬层48及50的含锗材料28可为均质的(如图6中所展示)，或可包括锗浓度的水平延伸梯度。例如，图7到9分别展示包括锗浓度的水平延伸梯度的构造10e、10f及10g。

参考图7，含锗衬层48具有外表面49及51，且类似地，含锗衬层50具有外表面53及55，其中表面51及55邻近绝缘体52且表面49及53沿着开口27的侧壁。在所展示的实施例中，锗浓度[ge]沿着从绝缘体到开口27的侧壁的方向增大，如由箭头56及58所指示。锗浓度梯度可从任何适合第一浓度增大到任何适合第二浓度，且可(例如)包括上文参考图3及4所描述的浓度梯度中的任何者。

衬层48及50可被视为分别包括内部区域60及62(其中此类内部区域从外表面向内，且因此相对于外表面而水平偏移)，且图7的实施例可被视为说明沿着从外表面49及53朝向内部区域60及62的方向减小锗浓度。

图8展示类似于图7的实施例的实施例，但在所述实施例中，锗浓度[ge]沿着从外表面49及53朝向含锗衬层的内部区域60及62的方向增大，如由箭头64及66所指示。锗浓度梯度可从任何适合第一浓度增大到任何适合第二浓度，且可(例如)包括上文参考图3及4所描述的浓度梯度中的任一者。

图9展示含锗衬层中的每一者内的锗浓度[ge]沿着从外表面朝向内部区域的方向增大(如由箭头90到93所指示)的实施例。含锗衬层48可被视为包括沿着开口27的侧壁的第一外表面49、沿着绝缘体填充的中空部的第二外表面51及在第一外表面与第二外表面之间的内部区域60。衬层48内的锗浓度可被视为沿着从第一外表面49到内部区域60的第一方向增大，如由箭头90所指示；且还沿着从第二外表面51到内部区域60的第二方向增大，如由箭头91所指示。类似地，含锗衬层50可被视为包括第一外表面53、第二外表面55及在第一外表面与第二外表面之间的内部区域62。衬层50内的锗浓度可被视为沿着从第一外表面53到内部区域的第一方向增大，如由箭头93所指示；且还沿着从第二外表面55到内部区域62的第二方向增大，由箭头92所指示。

图9的配置的优点可为：此能够在利用nand串期间沿着衬层48及50内的量子阱载送电荷。

图7到9的实施例可有利地使沟道材料性质能够针对具体应用修整以便具有沿着存储器单元30a、30b、31a及31b的所期望电性质、物理性质及/或化学性质。例如，可期望沿着存储器单元的沟道材料内的锗浓度与硅浓度之间具有适当平衡以便实现所期望电迁移率及半导体性质。

尽管图7到9的实施例具体地说明锗浓度的水平梯度，但在其它实施例中，也可存在掺杂剂浓度的水平梯度(例如p型掺杂剂、n型掺杂剂及/或i型掺杂剂的水平梯度)。掺杂剂梯度可沿着相同于锗梯度的方向延伸，或相对于锗梯度可经相对地定向。

在一些实施例中，图6到9的含锗衬层可与图5的不含锗衬层组合地利用。例如，图10展示包括与含锗衬层48及50一起利用的不含锗衬层44及46的构造10h。衬层44及46包括上文参考图5所描述的衬层材料45。

在图10的实施例中，可利用材料28及45两者作为存储器单元(例如存储器单元30a、30b、31a及31b)的沟道材料，且因此，衬层44、46、48及50可全都是沟道材料衬层；其中衬层44及46是不含锗沟道材料衬层，且其中衬层48及50是含锗沟道材料衬层。在图10的实施例中，由不含锗沟道材料衬层44及46使含锗沟道材料衬层与开口27的侧壁23及25隔开。

衬层48及50的含锗材料28可为均质的，或可包括上文参考图7到9所描述的类型的水平延伸锗梯度。

上文所描述的结构可由下伏衬底(未展示)支撑。衬底可包括半导体材料(例如，可包括单晶硅，基本上由单晶硅组成，或由单晶硅组成)，且可称为半导体衬底。术语“半导体衬底”意味包括半导电材料的任何构造，其含有(但不限于)块状半导电材料，例如半导电晶片(单独或组合地包括其它材料)及半导电材料层(单独或组合地包括其它材料)。术语“衬底”是指任何支撑结构，包含(但不限于)上文所描述的半导体衬底。

本文中所描述的集成结构可并入到电子系统中。此类电子系统可用于(例如)存储器模块、装置驱动器、电源模块、通信调制解调器、处理器模块及专用模块中，且可包含多层多芯片模块。所述电子系统可为广泛范围的系统的任何系统，例如(举例来说)相机、无线装置、显示器、芯片集、机顶盒、游戏、照明、车辆、时钟、电视、蜂窝电话、个人计算机、汽车、工业控制系统、飞机等等。

除非另外指定，否则可使用现在已知或待开发的任何适合方法来形成本文中所描述的各种材料、物质、组合物等等，所述方法包含(例如)原子层沉积(ald)、化学气相沉积(cvd)、物理气相沉积(pvd)等等。

术语“具介电性”及“电绝缘”两者可用于描述具有电绝缘性质的材料。在本发明中，将所述术语视为同义的。在一些例子中利用术语“具介电性”且在其它例子中利用术语“电绝缘”可在本发明内提供语言变化以简化以下权利要求书内的前置基础，且不用于指示任何显著化学或电差异。

图式中的各种实施例的特定定向仅为了说明性目的，且在一些应用中，可使实施例相对于所展示的定向旋转。本文中所提供的描述及以下权利要求书针对具有各种特征之间的所描述关系的任何结构，无论结构是处于图式的特定定向抑或相对于此定向旋转。

所附说明的横截面图仅展示横截面的平面内的特征，且未展示横截面的平面后的材料以简化图式。

当在上文中将结构称为“在另一结构上”或“抵靠”另一结构时，所述结构可直接在所述另一结构上或也可存在介入结构。相比而言，当将结构称为“直接在另一结构上”或“直接抵靠”另一结构时，不存在介入结构。当将结构称为“连接”或“耦合”到另一结构时，所述结构可直接连接或耦合到所述另一结构，或可存在介入结构。相比而言，当将结构称为“直接连接”或“直接耦合”到另一结构时，不存在介入结构。

一些实施例包含一种集成结构，所述集成结构具有交替的电介质层与导电层的堆叠，且具有所述导电层内的垂直堆叠的存储器单元。开口延伸穿过所述堆叠。沟道材料位于所述开口内且沿着所述存储器单元。所述沟道材料中的至少一些含有锗。

一些实施例包含一种集成结构，其沿着横截面包括：交替的电介质层与导电层的堆叠；垂直堆叠的存储器单元，其位于所述导电层内；开口，其延伸穿过所述堆叠；含锗沟道材料衬层，其位于所述开口内且沿着所述存储器单元；及绝缘体填充的中空部，其位于所述开口内且在所述含锗衬层之间。

一些实施例包含一种集成结构，其沿着横截面包括：交替的电介质层与导电层的堆叠；垂直堆叠的存储器单元，其位于所述导电层内；开口，其延伸穿过所述堆叠；不含锗沟道材料衬层，其沿着所述开口的侧壁且沿着所述存储器单元；含锗沟道材料衬层，其位于所述开口内且沿着所述不含锗材料衬层；及绝缘体填充的中空部，其位于所述开口内且在所述含锗衬层之间。