1.一种阵列基板的制造方法，其特征在于，所述制造方法包括：
提供初始基板，所述初始基板包括第一导电图形和覆盖在所述第一导电图形上的第一绝缘层，所述第一导电图形包括至少一个电连接部；
在所述第一绝缘层上形成第一掩膜图形层，所述第一掩膜图形层包括多个第一掩膜图形，所述第一掩膜图形上形成有通孔，所述通孔的位置与所述电连接部的位置对应；
对设置有所述第一掩膜图形层的第一绝缘层进行干刻，以在所述通孔对应的位置形成贯穿所述第一绝缘层的初始过孔；
向工艺腔内通入等离子体，在第一预设工艺参数下对形成有初始过孔的第一绝缘层进行处理，以使得所述初始过孔在所述等离子体的作用下形成最终过孔，所述最终过孔的侧壁连续，且所述最终过孔的一部分形成在所述电连接部上，所述等离子体由不与所述第一绝缘层发生化学反应的惰性气体等离子化而成；
剥离所述第一掩膜图形层。
2.根据权利要求1所述的制造方法，其特征在于，向工艺腔内通入等离子体的步骤包括：
对所述工艺腔进行抽真空，使得所述工艺腔内本底真空度为5×10-4Pa至7×10-4Pa；
向抽真空后的工艺腔内通入氩气，并对所述氩气进行等离子化获得所述等离子体，所述氩气的流量为4sccm至6sccm，所述第一预设工艺参数包括：放电电压为40V至50V，加速电压为150V至250V，对所述第一绝缘层进行处理持续的时间为50s至70s。
3.根据权利要求1所述的制造方法，其特征在于，所述制造方法还包括：
形成第二掩膜图形层，所述第二掩膜图形层包括分别位于各个所述最终过孔中的多个第二掩膜图形；
向所述工艺腔内通入所述等离子体，在第二预设工艺参数下对形成有所述最终过孔的第一绝缘层进行减薄；
剥离所述第二掩膜图形层。
4.根据权利要求3所述的制造方法，其特征在于，所述第二预设工艺参数与所述第一预设工艺参数相同。
5.根据权利要求3所述的制造方法，其特征在于，
形成所述第一掩膜图形层的步骤包括：
在所述第一绝缘层上涂敷第一光刻胶层；
利用掩膜板对所述第一光刻胶层进行曝光；
对曝光后的第一光刻胶层进行显影，以获得所述第一掩膜图形层；
形成所述第二掩膜图形层的步骤包括：
在形成有最终过孔的第一绝缘层上涂敷第二光刻胶层，所述第一光刻胶层与所述第二光刻胶层中的一者由正性光刻胶形成，所述第一光刻胶层和所述第二光刻胶层中的另一者由负性光刻胶形成；
利用所述掩膜板对所述第二光刻胶层进行曝光；
对曝光后的第二光刻胶层进行显影，以获得所述第二掩膜图形层。
6.根据权利要求1至5中任意一项所述的制造方法，其特征在于，所述制造方法还包括：
形成包括第一透明电极的图形，所述第一透明电极的部分材料位于最终过孔中，以与所述电连接部电连接。
7.根据权利要求6所述的制造方法，其特征在于，所述第一绝缘层包括从下至上依次设置的过渡层、主体层和顶层，所述过渡层、所述顶层、所述主体层的成分相同，且过渡层的密度小于所述主体层的密度。
8.根据权利要求7所述的制造方法，其特征在于，所述初始基板包括第二透明电极、位于所述第二透明电极和所述第一导电图形之间的所述第一绝缘层，所述第一绝缘层位于所述第二透明电极上方，所述第一导电图形包括公共电极线。
9.根据权利要求7所述的制造方法，其特征在于，所述第一导电图形包括源极和漏极，所述初始基板还包括位于所述第一导电图形上方的第二绝缘层、设置在所述第二绝缘层上的第二透明电极，所述第一绝缘层位于所述第二透明电极上方，所述第二绝缘层上与所述电连接部对应的位置设置有凹槽，所述凹槽贯穿所述第二绝缘层。
10.根据权利要求7所述的制造方法，其特征在于，所述第一绝缘层的成分为硅的氮化物。
11.一种阵列基板，其特征在于，所述阵列基板由权利要求1至10中任意一项所述的方法制得。
12.一种显示面板，所述显示面板包括阵列基板，其特征在于，所述阵列基板为权利要求11所述的阵列基板。