本发明主要涉及到一种超结沟槽mos结构半导体装置，本发明的沟槽mos结构半导体装置是栅源互连整流器件和功率mosfet基础结构。
背景技术：
具有沟槽结构和超结结构的半导体器件，已成为器件发展的重要趋势。对于功率半导体器件，不断降低导通电阻、提高电流密度和提高器件可靠性的要求成为器件发展的重要趋势。
传统沟槽mos器件在沟槽内壁生长有栅氧，沟槽内填充有多晶硅，沟槽边侧半导体材料依次设置有源区、体区和漏区。器件开通状态下的导通电阻主要受到漏区的漂移层电阻影响。栅电极因沟槽结构影响器件的可靠性。
技术实现要素：
本发明提供一种超结沟槽mos结构半导体装置。
一种超结沟槽mos结构半导体装置，衬底层，为高浓度掺杂第一导电半导体材料；漂移层，为第一导电半导体材料，位于衬底层之上；多个沟槽，位于漂移层中，沟槽内上部侧壁表面设置有绝缘层，沟槽内下部填充有第二导电半导体材料，与衬底层相连；沟槽内上部填充第一导电多晶硅形成栅极导电材料，沟槽内的第一导电多晶硅、沟槽内的第二导电半导体材料和衬底层形成背靠背pn结；或者沟槽内上部填充第二导电多晶硅形成栅极导电材料，沟槽内的第二导电半导体材料和漂移层形成电荷补偿；体区，为第二导电半导体材料，位于沟槽之间漂移层内上部；源区，为第一导电半导体材料，临靠沟槽侧壁和体区表面。沟槽内下部侧壁表面设置绝缘层，或者沟槽内下部侧壁表面不设置绝缘层。沟槽内栅极第一导电多晶硅与沟槽内第二导电半导体材料形成结界面，包括因有意制造或者扩散原因，可以非位于材料界面，可以为多晶材料中，也可以为第二导电半导体材料中。沟槽内第二导电半导体材料内上部包括设置高浓度掺杂缓冲层。
一种超结沟槽mos结构半导体装置，衬底层，为高浓度掺杂第一导电半导体材料；漂移层，为第一导电半导体材料，位于衬底层之上；多个沟槽，位于漂移层中，沟槽内上部侧壁表面设置有绝缘层，沟槽内下部填充有第二导电半导体材料，与衬底层相连；沟槽内上部填充第一导电多晶硅形成栅极导电材料，沟槽内的第一导电多晶硅、沟槽内的第二导电半导体材料和衬底层形成背靠背pn结；或者沟槽内上部填充第二导电多晶硅形成栅极导电材料；体区，为第二导电半导体材料，位于沟槽之间漂移层内上部；漂移层第二导电半导体材料，位于沟槽之间漂移层内下部中心位置，与体区相连，漂移层第二导电半导体材料与沟槽之间为漂移层第一导电半导体材料；源区，为第一导电半导体材料，临靠沟槽侧壁和体区表面。沟槽内下部侧壁表面设置绝缘层，或者沟槽内下部侧壁表面不设置绝缘层。沟槽内栅极第一导电多晶硅与沟槽内第二导电半导体材料形成结界面，包括因有意制造或者扩散原因，可以非位于材料界面，可以为多晶材料中，也可以为第二导电半导体材料中。沟槽内第二导电半导体材料内上部包括设置高浓度掺杂缓冲层。
一种超结沟槽mos结构半导体装置，衬底层，为高浓度掺杂第一导电半导体材料；漂移层，为第一导电半导体材料，位于衬底层之上；多个沟槽，位于漂移层中，沟槽内上部侧壁表面设置有绝缘层，沟槽内下部填充有第一导电半导体材料，与衬底层相连；沟槽内上部填充第一导电多晶硅形成栅极导电材料，沟槽内多晶硅和沟槽内的第一导电半导体材料之间设置第二导电半导体材料，沟槽内的第一导电多晶硅、沟槽内的第二导电半导体材料和沟槽内的第一导电半导体材料形成背靠背pn结；或者沟槽内上部填充第二导电多晶硅形成栅极导电材料；体区，为第二导电半导体材料，位于沟槽之间漂移层内上部；漂移层第二导电半导体材料，位于沟槽之间漂移层内下部中心位置，与体区相连，漂移层第二导电半导体材料与沟槽之间为漂移层第一导电半导体材料；源区，为第一导电半导体材料，临靠沟槽侧壁和体区表面。沟槽内下部侧壁表面设置绝缘层，或者沟槽内下部侧壁表面不设置绝缘层。沟槽内栅极第一导电多晶硅与沟槽内第二导电半导体材料形成结界面，包括因有意制造或者扩散原因，可以非位于材料界面，可以为多晶材料中，也可以为第二导电半导体材料中。沟槽内第二导电半导体材料包括设置高浓度掺杂。
一种超结沟槽mos结构半导体装置，衬底层，为高浓度掺杂第一导电半导体材料；漂移层，为第一导电半导体材料，位于衬底层之上；多个沟槽，位于漂移层中，沟槽内侧壁表面设置有绝缘层，沟槽内下部填充有第二导电半导体材料，其底部与漂移层相连，沟槽内上部填充多晶硅形成栅极导电材料，沟槽内的第二导电半导体材料和沟槽内栅极导电材料之间设置绝缘层；体区，为第二导电半导体材料，位于沟槽之间漂移层内上部；漂移层第二导电半导体材料，位于体区下部，不与沟槽相连；源区，为第一导电半导体材料，临靠沟槽侧壁和体区表面。其中沟槽内下部第二导电半导体材料为第二导电多晶硅。
本发明的超结沟槽mos结构半导体装置，包括在上表面设置导电材料连接栅极材料源区或栅极材料源区体区，形成上表面单一电极整流器件；本发明的沟槽超结mos结构半导体装置将栅极与漂移层之间设置半导体结或者在沟槽底部设置反型区，去除沟槽栅绝缘层的峰值电场或形成极端情况下导电通路，提高器件栅电极可靠性，将沟槽下部半导体材料设置为电荷补偿区，降低导通电阻。
附图说明
图1为本发明第一种电荷补偿mos结构半导体装置剖面示意图；
图2为本发明第二种电荷补偿mos结构半导体装置剖面示意图；
图3为本发明第一种双边电荷补偿mos结构半导体装置剖面示意图；
图4为本发明第二种双边电荷补偿mos结构半导体装置剖面示意图；
图5为本发明一种栅沟槽底部不设置绝缘层mos结构半导体装置剖面示意图；
图6为本发明第二种栅沟槽底部不设置绝缘层mos结构半导体装置剖面示意图；
图7为本发明第一种栅沟槽内底部设置反型区mos结构半导体装置剖面示意图；
图8为本发明第二种栅沟槽内底部设置反型区mos结构半导体装置剖面示意图；
图9为制造步骤中的结构剖面示意图。
其中，1、衬底层；2、漂移层；3、体区；4、源区；5、二氧化硅；6、氮化硅；8、栅极多晶硅；9、p型半导体材料。
具体实施方式
图1示出了本发明第一种电荷补偿mos结构半导体装置元胞剖面示意图，衬底层1，为n型半导体硅材料，磷原子高浓度掺杂；漂移层2，位于衬底层1之上，为n型半导体硅材料；体区3，位于漂移层2之上，为p型半导体硅材料，体区3的表面具有硼原子重掺杂接触区；源区4，临靠沟槽和体区3，为磷原子重掺杂n型半导体硅材料；二氧化硅5，为硅材料的氧化物，位于沟槽侧壁；p型半导体材料9，为p型半导体硅材料，位于沟槽内下部，p型半导体材料9内上部设置p型高浓度掺杂缓冲层；沟槽内上部为栅极多晶硅8，可以为p型多晶硅，也可以为n型多晶硅，其中n型多晶硅与p型半导体材料结界面可以位于多晶硅中，也可以位于半导体硅材料中。图2实例半导体装置以图1结构基础上，在沟槽内下部侧壁不设置绝缘层，图2结构中在栅极多晶硅与源区体区之间设置pnpn放电装置。上述实例，可以将栅极多晶硅、源区和体区通过电极金属互连形成整流器件。
图3示出了为本发明第一种双边电荷补偿mos结构半导体装置元胞剖面示意图，衬底层1，为n型半导体硅材料，磷原子高浓度掺杂；漂移层2，位于衬底层1之上，为n型半导体硅材料，沟槽之间临靠沟槽侧壁；体区3，位于漂移层2之上，为p型半导体硅材料，体区3的表面具有硼原子重掺杂接触区，体区3向下延伸至漂移层中；源区4，临靠沟槽和体区3，为磷原子重掺杂n型半导体硅材料；二氧化硅5，为硅材料的氧化物，位于沟槽侧壁；p型半导体材料9，为p型半导体硅材料，位于沟槽内下部，p型半导体材料9内上部设置p型高浓度掺杂缓冲层；沟槽内上部为栅极多晶硅8，可以为p型多晶硅，也可以为n型多晶硅，其中n型多晶硅与p型半导体材料结界面可以位于多晶硅中，也可以位于半导体硅材料中。图4实例半导体装置以图3结构基础上，在沟槽内下部侧壁不设置绝缘层，图4结构中在栅极多晶硅与源区体区之间设置pnpn放电装置。上述实例，可以将栅极多晶硅、源区和体区通过电极金属互连形成整流器件。
图5示出了为为本发明一种栅沟槽底部不设置绝缘层mos结构半导体装置元胞剖面示意图，衬底层1，为n型半导体硅材料，磷原子高浓度掺杂；漂移层2，位于衬底层1之上，为n型半导体硅材料，位于沟槽之间临靠沟槽侧壁和沟槽内下部；体区3，位于漂移层2之上，为p型半导体硅材料，体区3的表面具有硼原子重掺杂接触区，体区3向下延伸至漂移层中；源区4，临靠沟槽和体区3，为磷原子重掺杂n型半导体硅材料；二氧化硅5，为硅材料的氧化物，位于沟槽内上部侧壁；p型半导体材料9，为p型半导体硅材料，位于沟槽中，临靠沟槽侧壁绝缘层；沟槽内上部为栅极多晶硅8，位于p型半导体材料9上表面，可以为p型多晶硅，也可以为n型多晶硅，其中n型多晶硅与p型半导体材料结界面可以位于多晶硅中，也可以位于半导体硅材料中。图6实例半导体装置以图5结构基础上，p型半导体材料9临靠沟槽侧壁绝缘层和漂移层；图5和图6结构中在栅极多晶硅与源区体区之间设置pnpn放电装置。上述实例，可以将栅极多晶硅、源区和体区通过电极金属互连形成整流器件。
图7示出了为本发明第一种栅沟槽内底部设置反型区mos结构半导体装置元胞剖面示意图，衬底层1，为n型半导体硅材料，磷原子高浓度掺杂；漂移层2，位于衬底层1之上，为n型半导体硅材料，位于沟槽之间临靠沟槽侧壁和沟槽内下部；体区3，位于漂移层2之上，为p型半导体硅材料，体区3的表面具有硼原子重掺杂接触区，体区3向下延伸至漂移层中；源区4，临靠沟槽和体区3，为磷原子重掺杂n型半导体硅材料；二氧化硅5，为硅材料的氧化物，位于沟槽内上部侧壁；p型半导体材料9，为p型半导体硅材料或多晶硅，位于沟槽中，临靠沟槽侧壁绝缘层，其底部与漂移层接触；沟槽内上部为栅极多晶硅8，其与p型半导体材料9之间设置二氧化硅5隔离，栅极多晶硅8可以为p型多晶硅，也可以为n型多晶硅。图8实例半导体装置以图7结构基础上，栅极多晶硅与p型半导体材料9之间设置氮化硅6隔离。上述实例，可以将栅极多晶硅、源区和体区通过电极金属互连形成整流器件。
图3实例中，位于沟槽之间临靠沟槽侧壁漂移层2的制造方法包括为在本领域可预知的制造步骤结构图9的基础上，倾斜注入n型杂质，然后在后续制造中进行扩散退火形成。
图4-8实例中，位于沟槽之间临靠沟槽侧壁漂移层2的制造方法包括为在本领域可预知制造步骤结构图9的基础上，定向外延n型半导体材料，进行n型杂质横向和纵向扩散，然后进行刻蚀沟槽内部分半导体材料，加深沟槽同时沟槽底部仍位于漂移层中。
通过上述实例阐述了本发明，同时也可以采用其它实例实现本发明。本发明不局限于上述具体实例，因此本发明由所附权利要求范围限定。