本发明是关于一种半导体结构及其制造方法。本发明特别是关于一种存储器结构及其制造方法。
背景技术：
为了减少体积、降低重量、增加功率密度、和改善可携带性等等理由，发展出了三维的(3-d)半导体结构。此外，半导体结构中的元件和空间持续地被缩减。这可能导致一些问题。例如，较小的用于连接件的着陆区，可能导致接触困难和配合不当(mismatch)，从而增加相关的电阻。因此，仍希望对于半导体结构及其制造方法有各种不同的改善。
技术实现要素：
本发明是关于半导体结构及其制造方法，特别是关于存储器结构及其制造方法。
根据一些实施例，一种存储器结构包括一衬底、多个叠层、多个存储层、多个通道层、和多个接垫层。叠层设置在衬底上。这些叠层通过多个第一沟道彼此分离。叠层包括交替配置的多个第一叠层和多个第二叠层。叠层的每一者包括交替叠层的多个导电条和多个绝缘条。存储层部分地设置在第一沟道中，并以共形的方式延伸到叠层上。通道层以共形的方式设置在存储层上。接垫层至少在实质上位于第一叠层上方的多个位置设置在通道层上。
根据一些实施例，一种存储器结构的制造方法包括下列步骤。首先，提供一初步结构。初步结构包括一衬底、多个叠层、一初始存储层、和一初始通道层。叠层形成在衬底上并通过多个第一沟道彼此分离。叠层的每一者包括交替叠层的多个导电条和多个绝缘条。初始存储层共形地形成在叠层和第一沟道上。初始通道层共形地形成在初始存储层上。接着，在初步结构上形成一牺牲材料。该牺牲材料包括位于叠层上方的多个部分。在牺牲材料上形成一覆盖层。在叠层上方形成多个第二沟道。这些第二沟道穿过覆盖层和牺牲材料。之后，通过以一接垫材料取代牺牲材料位于叠层上方的这些部分，在叠层上形成多个接垫层。
为了对本发明的上述及其他方面有更佳的了解，下文特举优选实施例，并配合所附附图，作详细说明如下：
附图说明
图1a～1b绘示根据实施例的一种存储器结构。
图2a～15b绘示根据实施例的一种存储器结构的制造方法。
【符号说明】
102：衬底
104：埋层
106：叠层
1061：第一叠层
1062：第二叠层
108：导电条
110：绝缘条
112：绝缘层
114：第一沟道
116：存储层
1181～1184：氧化物层
1201～1203：氮化物层
122：通道层
124：接垫层
126：第一连接件
128：第二连接件
130：第一上方导线
132：第二上方导线
134：覆盖层
136：层间介电层
138：隔离结构
140：第二沟道
142：第一部分
144：第二部分
206：初始叠层
208：导电层
210：绝缘层
212：绝缘层
216：初始存储层
2181～2184：氧化物层
2201～2203：氮化物层
222：初始通道层
234：覆盖层
240：切割线
252：牺牲材料
254：绝缘材料
256：第一孔洞
258：第一隔离材料
260：第二孔洞
262：第二隔离材料
t1：厚度
t2：厚度
具体实施方式
以下将配合所附附图对于各种不同的实施例进行更详细的说明。所附附图只用于描述目的，而不用于限制目的。为了清楚起见，在一些附图中可能夸大或稍微位移一些元件。此外，可能从附图中省略一些元件和/或元件符号。可以预期的是，一实施例中的元件和特征，可以被有利地纳入于另一实施例中，而未再进一步地加以阐述。
根据实施例的一种存储器结构包括一衬底、多个叠层、多个存储层、多个通道层、和多个接垫层。叠层设置在衬底上。这些叠层通过多个第一沟道彼此分离。叠层包括交替配置的多个第一叠层和多个第二叠层。叠层的每一者包括交替叠层的多个导电条和多个绝缘条。存储层部分地设置在第一沟道中，并以共形的方式延伸到叠层上。通道层以共形的方式设置在存储层上。接垫层至少在实质上位于第一叠层上方的多个位置设置在通道层上。
请参照图1a～图1b，其示出这样的一存储器结构。在所附附图中，为了便于理解，存储器结构被绘示成3-d垂直通道与非(nand)存储器结构。
所述存储器结构包括一衬底102。在一些实施例中，衬底102可包括形成在其中和/或其上的结构和元件等等。例如，如图1b所示，衬底102可包括设置于其上的一埋层104。
所述存储器结构包括多个叠层106，设置在衬底102上。叠层106通过多个第一沟道114彼此分离。叠层106包括交替配置的多个第一叠层1061和多个第二叠层1062。叠层106的每一者包括交替叠层的多个导电条108和多个绝缘条110。在一些实施例中，如图1b所示，叠层106的每一者可更包括设置在导电条108和绝缘条110上方的一绝缘层112。
所述存储器结构包括多个存储层116。存储层116部分地设置在第一沟道114中，并以共形的方式延伸到叠层106上。在一些实施例中，如图1b所示，存储层116的每一者包括交替叠层的氧化物层(1181～1184)和氮化物层(1201～1203)。例如，在图1b中绘示ononono(氧化物/氮化物/氧化物/氮化物/氧化物/氮化物/氧化物)多层结构。亦即，存储层116的每一者包括氧化物层1181、1182、1183和1184以及氮化物层1201、1202和1203。这些层可具有不同厚度，以提供势垒、捕捉及隧穿功能，其中用作为隧穿结构的层(例如氧化物层1183、氮化物层1203和氧化物层1184)较接近对应的通道层122。在一些其他的实施例中，硅氧氮化物(sion)/硅氮化物(sin)/氧化物多层结构或其他适合的结构可用作为存储层116。
所述存储器结构包括多个通道层122，以共形的方式设置在存储层116上。一绝缘材料可被填充到第一沟道114剩余的空间中。通道层122可在和叠层106的一延伸方向垂直的一方向(例如附图中的y方向)上通过位于叠层106上方的多个第二沟道140彼此分离。一绝缘材料可被填充到第二沟道140中。通道层122可在叠层106的该延伸方向(例如附图中的x方向)上通过多个隔离结构138彼此分离。在此，「隔离」和类似用词囊括物理性隔离和电性隔离二个方面。隔离结构138的每一者包括一第一部分142和位于第一部分142上的一第二部分144，且第二部分144的一剖面面积大于第一部分142的一剖面面积。在一些实施例中，如图1a所示，位于一叠层106的二侧的通道层122在叠层106的延伸方向(x方向)上偏离一段距离。例如，通道层122可被设置成「蜂巢」配置。
根据实施例，所述存储器结构包括多个接垫层124，至少在实质上位于第一叠层1061上方的多个位置设置在通道层122上。在一些实施例中，如图1b所示，这些接垫层124更包括在实质上位于第二叠层1062上方的多个位置设置在通道层122上的多个接垫层124。接垫层124的一厚度可大于通道层122的一厚度。例如，通道层122的该厚度可落在介于
存储器结构可更包括多个第一连接件126和多个第二连接件128。第一连接件126实质上设置在第一叠层1061上方。第二连接件128实质上设置在第二叠层1062上方。存储器结构可更包括多个第一上方导线130和多个第二上方导线132。第一连接件126通过接垫层124将通道层122耦接到第一上方导线130。更具体地说，第一连接件126接触接垫层124，并经由设置在通道层122上的接垫层124提供电性连接到通道层122。在一些实施例中，对应于通道层122，位于一叠层106的二侧的第一连接件126在叠层106的延伸方向(x方向)上偏离一段距离。第一连接件126穿过接垫层124上的覆盖层134和一或多个层间介电层136，从而将通道层122耦接到第一上方导线130。第二连接件128将通道层122耦接到第二上方导线132。类似地，第二连接件128穿过覆盖层134和一或多个层间介电层136，并将通道层122耦接到第二上方导线132。
根据一些实施例，第一上方导线130在和叠层106的导电条108的一延伸方向不同的一方向(例如y方向)上延伸，第二上方导线132在叠层106的导电条108的该延伸方向(x方向)上延伸。根据一些实施例，叠层106的导电条108包括字线，第一上方导线130为位线，第二上方导线132为共同源极线。在一些实施例中，叠层106的导电条108更包括辅助栅极(例如底部导电条108)、串行选择线(例如第一叠层1061的顶部导电条108)、和/或接地选择线(例如第二叠层1062的顶部导电条108)等等。多个存储单元能够被定义在通道层122和用作为字线的叠层106的导电条108的交点。
现在说明根据实施例的一种存储器结构的制造方法。其包括下列步骤。首先，提供一初步结构。初步结构包括一衬底、多个叠层、一初始存储层、和一初始通道层。叠层形成在衬底上并通过多个第一沟道彼此分离。叠层的每一者包括交替叠层的多个导电条和多个绝缘条。初始存储层共形地形成在叠层和第一沟道上。初始通道层共形地形成在初始存储层上。接着，在初步结构上形成一牺牲材料。该牺牲材料包括位于叠层上方的多个部分。在牺牲材料上形成一覆盖层。在叠层上方形成多个第二沟道。这些第二沟道穿过覆盖层和牺牲材料。之后，通过以一接垫材料取代牺牲材料位于叠层上方的这些部分，在叠层上形成多个接垫层。
请参照图2a～图15b，其示出这样的一方法。为了便于理解，该方法被绘示成用于形成如图1a～图1b所示的存储器结构。以「b」所指示的附图为取自于由「a」所指示的附图中的b-b线的剖面图。
请参照图2a～图2b，提供一衬底102。衬底102可包括形成在其中和/或其上的结构和元件等等。例如，衬底102可包括设置于其上的一埋层104。埋层104可由氧化物形成。在衬底102上形成用于形成叠层106的一初始叠层206。如图2b所示，初始叠层206可形成在埋层104上。初始叠层206包括交替叠层的多个导电层208和多个绝缘层210。导电层208可由掺杂多晶硅形成，例如p型多晶硅。绝缘层210可由氧化物形成。初始叠层206可选择性地包括位于导电层208和绝缘层210上方的另一绝缘层212。绝缘层212可由硅氮化物(sin)形成。这样的一sin层能够补偿膜应力，并避免具有高深宽比的叠层倒塌或弯曲。
请参照图3a～图3b，通过使用一图案化工艺分离初始叠层206，多个叠层106形成在衬底102上并通过多个第一沟道114彼此分离。该图案化工艺能够停止在埋层104。叠层106的每一者包括交替叠层的多个导电条108和多个绝缘条110。叠层106的每一者可更包括设置在导电条108和绝缘条110上方的一绝缘层112。如图1a～图1b所示，叠层106可包括交替配置的多个第一叠层1061和多个第二叠层1062。
请参照图4a～图4b，在叠层106和第一沟道114上共形地形成一初始存储层216，并在初始存储层216上共形地形成一初始通道层222，例如是通过沉积工艺。如此一来，便能够提供所述「初步结构」。初始存储层216可包括交替叠层的多个氧化物层2181～2184(例如由硅氧化物形成)和多个氮化物层2201～2203(例如由硅氮化物形成)。例如，在图4b中绘示ononono多层结构。在一些其他的实施例中，硅氧氮化物(sion)/硅氮化物(sin)/氧化物多层结构或其他适合的结构可用作为初始存储层216。初始通道层222可由未掺杂的多晶硅、未掺杂的sige、或ge等等形成。
请参照图5a～图5b，在初步结构(亦即图4a～图4b所示的结构)上形成一牺牲材料252。牺牲材料252包括位于叠层106上方的多个部分。牺牲材料252位于叠层106上方的部分的一厚度t1可大于初始通道层222的一厚度t2。例如，初始通道层222的厚度t2可落在介于
请参照图6a～图6b，在牺牲材料252上形成一覆盖层234，例如是通过沉积工艺。覆盖层234由和牺牲材料252不同的材料形成。例如，覆盖层234可由硅氮化物(sin)形成。
请参照图7a～图7b，在叠层106上方形成多个第二沟道140，例如是通过刻蚀工艺。第二沟道140穿过覆盖层234和牺牲材料252。换言之，该刻蚀工艺停止在初始通道层222上。在所述分离步骤之后，形成如图1a～图1b所示的覆盖层134。
请参照图8a～图8b，例如是通过第二沟道140，移除牺牲材料252位于叠层106上方的部分。这个步骤能够受到控制，使得牺牲材料252填充到第一沟道114中并作为第一沟道114的绝缘材料的部分和牺牲材料252在其上的部分保留下来。
请参照图9a～图9b，将一接垫材料填充到第二沟道140、和由牺牲材料252位于叠层106上方的部分的移除所形成的空间中。接垫材料可为重掺杂多晶硅，例如n型重掺杂多晶硅，其具有比起用于初始通道层222的材料更高的导电度。如果牺牲材料252位于叠层106上方的部分为
请参照图10a～图10b，将一绝缘材料254填充到第二沟道140中，例如是通过沉积工艺。如果需要的话，可进行一平坦化工艺，例如一cmp工艺。在一些实施例中，如图10a～图10b所示，绝缘材料254形成在覆盖层134上的一个层。在一些其他的实施例中，绝缘材料254并未形成这样的一个层。亦即，绝缘材料254只剩余在第二沟道140中。绝缘材料254可为氧化物。
请参照图11a～图11b，在第一沟道114中形成多个第一孔洞256，例如是通过非选择性刻蚀工艺。更具体地说，第一孔洞256穿过绝缘材料254(如果其存在)、覆盖层134、接垫层124、以及第一沟道114中的材料如位于其中的绝缘材料、初始通道层222、和一些部分的初始存储层216。在一些实施例中，由于第一孔洞256的形成，在对应位置的初始存储层216的部分可能被完全移除，甚至可能移除一些部分的叠层106。在一些实施例中，如图11b所示，第一孔洞256延伸到下方的埋层104中。特别是，初始通道层222在第一沟道114中的多个部分由第一孔洞256的形成所移除。在一些实施例中，如图11a～图11b所示，位于一叠层106的二侧的第一孔洞256在叠层106的延伸方向(x方向)上偏离一段距离。在一些实施例中，可接着进行一非等向性刻蚀工艺，以避免在第一孔洞256中有不希望发生的初始通道层222残留。在一些实施例中，在以一隔离材料(例如图12a～图12b所示的第一隔离材料258)填充第一孔洞256之前，可形成由sin形成的一衬层(未示出)，以避免边缘电场加强现象。
请参照图12a～图12b，将一第一隔离材料258填充到第一孔洞256中，例如是通过沉积工艺。第一隔离材料258可为氧化物。在一些实施例中，气隙(未示出)存在于第一隔离材料258中。气隙有利于降低二个相邻通道层(122)的耦合率(couplingrate)。如果需要的话，可进行一平坦化工艺，例如一cmp工艺。
请参照图13a～图13b，在第一孔洞256的较上部分的多个位置形成多个第二孔洞260，例如是通过刻蚀工艺。第二孔洞260的一剖面面积大于第一孔洞256的一剖面面积。该刻蚀工艺可停止在初始存储层216的氮化物层220或叠层106的绝缘层112上。特别是，初始通道层222在叠层106上的多个部分由第二孔洞260的形成所移除。如此一来，初始通道层222在叠层106的延伸方向(x方向)上彼此分离，从而形成如图1a～图1b所示的通道层122。此外，也形成如图1a～图1b所示的存储层116。在一些实施例中，第一孔洞256和第二孔洞260具有椭圆形剖面(包括圆形剖面)，且第一孔洞256和第二孔洞260的椭圆形剖面可共圆心。在这个步骤中，因为只形成孔洞型开口，比起通过相同工艺形成孔洞型和沟道型开口的例子来说简单得多。此外，能够得到较大的工艺容许范围(processwindow)。
请参照图14a～图14b，将一第二隔离材料262填充到第二孔洞260中。第二隔离材料262可和第一隔离材料258相同，例如是氧化物。第一孔洞256中的第一隔离材料258和第二孔洞260中的第二隔离材料262构成图1a～图1b所示的隔离结构138，其中第一孔洞256中的第一隔离材料258形成第一部分142，第二孔洞260中的第二隔离材料262形成第二部分144。第二隔离材料262也可用于形成如图1a～图1b所示的一层间介电层136。如果需要的话，可进行一平坦化工艺，例如一cmp工艺。
请参照图15a～图15b，在实质上位于第一叠层(图1b中的1061)上方的多个位置形成多个第一连接件126，并在实质上位于第二叠层(图1b中的1062)上方的多个位置形成多个第二连接件128。第一连接件126和第二连接件128可形成为下表面直接位于接垫层124上。第一连接件126被配置成用于将通道层122通过接垫层124耦接到多个第一上方导线(图1b中的130)。第二连接件128被配置成用于将通道层122耦接多个第二上方导线(图1b中的132)。
之后，可进行其他典型用于存储器结构的制造的工艺，例如形成第一上方导线(图1b中的130)和第二上方导线(图1b中的132)。
根据实施例的存储器结构及其制造方法提供用于连接件(126)的额外接垫层(124)。接垫层(124)可具有比起通道层(122)较大的厚度和较高的导电度。因此，能够提供优选的连接和较低的电阻给例如位线(130)。此外，在以上叙述的方法中，使用较简单且规律的图案化工艺(图13a～图13b)。从而，可提供工艺精确度和其他优点。可以理解的是，虽然前述的实施例是关于3-d垂直通道nand存储器结构，所提供的存储器结构及其制造方法，在可能的情况下，能够应用到其他类型的存储器结构。
综上所述，虽然本发明已以优选实施例公开如上，然其并非用以限定本发明。本领域技术人员在不脱离本发明的精神和范围内，当可作各种的修改与添加。因此，本发明的保护范围当视随附权利要求书所界定的为准。