串联（IN‑LINE）器件电性能测算方法及其测试结构与流程

本发明实施例涉及串联(in-line)器件电性能测算方法及其测试结构。

背景技术：

半导体集成电路(ic)产业经历了指数式增长。ic材料和设计中的技术进步已经产生了多代ic，其中，每一代ic都具有比上一代更小和更复杂的电路。伴随着这种发展，线的临界尺寸以及线与线端之间的间距也按比例缩小。然而，晶体管的栅极和栅极的两端之间的间距的减小可以使桥接缺陷的发生增加，以及引漏电流隧穿间距中的介电材料。

技术实现要素：

根据本发明的一个实施例，提供了一种用于测算半导体器件的至少一种电性能的方法，所述方法包括：在衬底上形成所述半导体器件和至少一个测试单元；使用至少一种电子束辐照所述测试单元；测算通过所述电子束从所述测试单元诱导的电子；以及根据从所述测试单元测算的所述电子的密度测算所述半导体器件的所述电性能。

根据本发明的另一实施例，还提供了一种用于制造半导体结构的方法，所述方法包括：在衬底的管芯区域中形成至少一个器件有源区；并且在所述衬底的所述管芯区域外部形成至少一个第一测试有源区和至少一个第二测试有源区；以及在所述器件有源区上形成至少一个器件栅极，在所述第一测试有源区上形成至少一个第一测试栅极，并且在所述第二测试有源区上形成至少一个第二测试栅极，其中，所述第一测试栅极和所述第二测试栅极的尺寸不同。

根据本发明的又一实施例，还提供了一种用于测算半导体器件的至少一种电性能的装置，所述装置包括：板，允许晶圆设置在所述板上；电子束源，配置为提供至少一种电子束至位于所述晶圆上的至少一个测试单元上；检测器，对通过所述电子束从所述测试单元诱导的电子敏感；以及处理器，被编程以根据通过所述检测器测算的所述电子的密度测算位于所述晶圆上的所述半导体器件的所述电性能。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应当注意，根据工业中的标准实践，各个部件并非按比例绘制。事实上，为了清楚讨论，各个部件的尺寸可以任意增大或减小。

图1a是根据本发明的一些实施例的晶圆的示意性顶视图。

图1b是图1a中的晶圆的局部截面图。

图2a和图2b分别是根据本发明一些实施例的测试结构的顶视图和截面图。

图3a和图3b分别是根据本发明一些实施例的处于串联测算电性能的方法期间的测试结构的顶视图和截面图。

图4是根据本发明的一些实施例的测试结构的测算结果。

图5a和图5b分别是根据本发明一些实施例的测试结构的顶视图和截面图。

图6a和图6b分别是根据本发明一些实施例的处于串联测算电性能的方法期间的测试结构的顶视图和截面图。

图7是根据本发明的一些实施例的测试结构的测算结果。

图8至图10是根据本发明的一些实施例的测试结构的示意性顶视图。

图11是根据本发明的一些实施例的测试结构的测算结果。

图12是根据本发明一些实施例的用于测算半导体器件的至少一个电性能的装置的原理图。

具体实施方式

下列公开提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面将描述元件和布置的特定实例以简化本发明。当然这些仅仅是实例并不旨在限定本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括在第一部件和第二部件之间形成额外的部件使得第一部件和第二部件可以不直接接触的实施例。而且，本发明在各个实例中可重复参考数字和/或字母。这种重复仅是为了简明和清楚，其自身并不表示所论述的各个实施例和/或配置之间的关系。

此外，为便于描述，在此可以使用诸如“在...之下”、“在...下方”、“下部”、“在...之上”、“上部”等的空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。空间相对术语旨在包括除了附图中所示的方位之外，在使用中或操作中的器件的不同方位。装置可以以其它方式定位(旋转90度或在其他方位)，并且通过在本文中使用的空间关系描述符可同样地作相应地解释。

本发明涉及串联(in-line)测算半导体器件的电性能的方法及用于测算方法的测试结构。使用与制造半导体器件基本相同的工艺在半导体器件上形成测试结构，从而，测试结构的电性能可以代表半导体器件的电性能。在互连结构形成至半导体器件之前，可以测算测试结构，从而，可以立即检测诸如分裂或空位(vacancies)的器件缺陷。

图1a是根据本发明的一些实施例的晶圆的示意性顶视图。晶圆10包括产品区域(productzone)20以及周边区域30，其中，在产品区域20处存在至少一个管芯区域22。在管芯区域内制造多个半导体器件24。在管芯区域外部制造具有多个测试单元42的至少一个测试结构40。在一些实施例中，在晶圆的周边区域30处存在测试结构40。在一些实施例中，在晶圆10的划线区26处存在测试结构40，其中，划线区26位于管芯区域22之间。

通过基本相同的制造工艺形成测试单元42和半导体器件24。例如，至少部分地同时形成测试单元42和半导体器件24。使用至少部分相同的配方形成测试单元42和半导体器件24。结果，测试单元42的电性能可以代表半导体器件24的电性能。

参照图1b，图1b是图1a中的晶圆的局部截面图，其中，图1b是沿着图1a中的线1b-1b得到的。晶圆10包括半导体器件24以及测试单元42a和42b。例如，半导体器件24形成于管芯区22处，以及测试单元42a和42b形成于周边区域30处。半导体器件24包括器件有源区28和位于器件有源区28上的器件栅极区26。测试单元42a包括测试有源区46a和位于测试有源区46a上的测试有源区44a。测试单元42b包括测试有源区46b和位于测试有源区46b上的测试有源区44b。至少部分地同时形成器件有源区28和测试有源区46a和46b。使用至少部分相同的配方形成器件有源区28和测试有源区46a和46b。至少部分地同时形成器件栅极区26和测试栅极区44a和44b。使用至少部分相同的配方形成器件栅极区26和测试栅极区44a和44b。测试单元42a和42b被设计为具有不同的布局。下文的实施例中，讨论了测试结构的细节和测算半导体器件24的电性能的方法。

图2a和图2b分别是根据本发明一些实施例的测试结构的顶视图和截面图。提供一种测试结构。测试结构包括多个测试单元，诸如形成在半导体衬底140上的测试单元100a到100c。测试单元100a到100c至少以排或列布置。测试单元100a到100c分别包括有源区以及位于其上的栅极区130a到130c，并且有源区与栅极区130a到130c是非对称的。

例如，测试单元100a包括源极区110a、漏极区120a和栅极区130a，其中，栅极区130a位于源极区110a和漏极区120a之间，并且，漏极区120a的面积大于源极区110a的面积。测试单元100a包括源极区110b、漏极区120b和栅极区130b，其中，栅极区130b位于源极区110b和漏极区120b之间，并且，漏极区120b的面积大于源极区110b的面积。测试单元100c包括源极区110c、漏极区120c和栅极区130c，其中，栅极区130c位于源极区110c和漏极区120c之间，并且，漏极区120c的面积大于源极区110c的面积。在一些实施例中，栅极区130a到130c呈线性形状，并且栅极区130a到130c具有基本相同且足够大的面积。

在一些实施例中，源极区110a到110c具有基本相同的面积，漏极区120c的面积大于源极区120b的面积，以及漏极区120b的面积大于源极区120a的面积。在一些实施例中，测试单元100c的源极区110c和漏极区120c的面积差大于测试单元100b的源极区110b和漏极区120b的面积差，以及测试单元100b的源极区110b和漏极区120b的面积差大于测试单元100a的源极区110a和漏极区120a的面积差。

使用与制造诸如金属氧化物半导体(mos)晶体管的半导体器件基本相同的工艺来制造测试单元100a到100c，从而，测试单元100a到100c的电性能可以代表半导体器件的电性能。在一些实施例中，半导体器件可以是n型器件。半导体衬底140可由诸如硅(si)、碳化硅(sic)、硅锗(sige)、ⅲ-ⅴ族化合物半导体或它们的组合的半导体材料制成。半导体衬底140可以包括p型阱，以及源极区110a到110c和漏极区120a到120c可以是p型阱中的n型有源区。半导体衬底140还可以包括多个浅沟槽隔离以隔开测试单元100a到100c。n型有源区可以是轻掺杂源极/漏极(ldd)区。可以通过将n型杂质(诸如磷和/或砷)植入半导体衬底140内形成n型有源区。在一些实施例中，取决于半导体器件，源极区110a到110c和漏极区120a到120c可以是外延结构。

栅极区130a到130c形成在半导体衬底140上并分别位于源极区110a到110c和漏极区120a到120c之间。栅极区130a到130c分别包括栅极堆叠件和位于栅极堆叠件和半导体衬底140之间的栅极电介质。栅极区130a到130c的栅极堆叠件由含金属的材料制成。在一些实施例中，含金属的材料可以包括镍或镍铂合金。在可选地实施例中，含金属的材料可以包括钴(co)、钨(w)、钛(ti)、钽(ta)、铝(al)、铂(pt)、镱(yb)、钼(mo)、铒(er)或它们的组合。

图3a和图3b分别是根据本发明一些实施例的处于串联测算电性能的方法期间的测试结构的顶视图和截面图。如前所述，使用与制造n型半导体器件基本相同的工艺来制造测试单元100a到100c，从而，测试单元100a到100c的电性能可以代表n型半导体器件的电性能。

用于串联测算半导体器件的电性能的方法包括实施电子束检测工艺以在测试结构上施加正电场并观察测试结构的状态。在一些实施例中，将电子束辐照到测试单元100a到100c的顶面上，调整电子束以诱导从测试单元100a到100c的顶面发射的次级电子。在一些实施例中，从测试单元100a到100c的顶面发射的次级电子的数量大于辐照到测试单元100a到100c上的电子数量，从而，正电场形成在测试单元100a到100c的顶面上。

在一些实施例中，在源极区110a到110c、漏极区120a到120c和栅极区130a到130c的顶面上存在正电荷150累积。顶面上的正电荷150被认为是施加到相应的源极区110a到110c、相应的漏极区120a到120c和相应的栅极区130a到130c的正电压。由于漏极区120a到120c的面积大于源极区110a到110c的面积，(施加)到漏极区120a到120c的电压大于(施加)到源极区110a到110c的电压。在一些实施例中，(施加)到源极区110a到110c的每个的电压可以被认作至源极的电压(vs)，以及(施加)到漏极区120a到120c的电压可以被认作至漏极的电压(vd)。因此，在测试单元100a到100c中的源极区110a到110c和相应的漏极区120a到120c之间产生偏压。

栅极区130a到130c上的正电荷150被认作施加到栅极区130a到130c的正电压。栅极区130a到130c具有足够大的面积，从而(施加)到栅极区130a到130c的电压足够大并且大于相应的测试单元100a到100c的阈值电压。

在一些实施例中，诸如在测试单元100b和100c中，源极区110b到110c和第二有源区120b到120c之间的偏压足够大以开通(open)栅极区130b到130c下方的沟道142。半导体衬底140中的电子160可以被吸引并存在于源极区110b到110c、漏极区120b到120c以及源极区110b到110c和漏极区120b到120c之间的区域中，从而开通沟道142。电子160通过沟道142从源极区110b到110c流向漏极区120b到120c，从而产生电流。用电子160填充测试单元100b和100c的顶面。测试单元100b和100c可以认作处于开通模式。

在一些其他实施例中，诸如在测试单元100a中，源极区110a和漏极区120a之间的偏压不足够大，不能开通(open)栅极区130a下方的沟道。源极区110a和漏极区120a之间没有产生电流，测试单元100a可以看作处于关闭模式。

再次参照图4，其中，图4是根据本发明的一些实施例的测试结构的测算结果。诸如图2a到图3b所讨论的测试结构的测试结果进一步通过检测器测算。检测器测算测试单元100a到100c的顶面上的电子，其中，电子通过电子束诱导并且可以包括从半导体衬底发射的次级电子。在沟道开通期间，被电子束诱导的电子存在于半导体衬底的顶面上。检测器进一步将通过测算的电子获得的信号转换为灰度图像信号。根据通过检测器测算的电子密度，在图像模块上显示灰度图像以用于测算测试单元。根据灰度图像中的相关的区域的密度，识别对应于灰度图像中的相关的有源区的区域，以及确定半导体器件的电性能。例如，测试单元100b和100c测算为处于开通模式(明亮)，以及测试单元100a观察为处于关闭模式(暗色)。

测试结构的测算结果进一步传输到处理器。根据测试结构的测试结果，处理器可以进一步分析开通半导体器件的沟道的偏压。由于源极区和漏极区之间的面积差和电子束的功率(power)是预先确定的，因此可得到开通半导体器件的沟道的偏压。例如，开通半导体器件的沟道的偏压至少等于或大于测试单元100b中提供的偏压。

参照图5a和图5b。图5a和图5b分别是根据本发明一些实施例的测试结构的顶视图和截面图。测试结构包括形成在半导体衬底240上的多个测试单元200a到200c，其中，使用与制造半导体器件基本相同的工艺制造测试单元200a到200c，从而，测试单元200a到200c的电性能可以代表半导体器件的电性能。在一些实施例中，半导体器件可以是p型器件。半导体衬底240可以包括n型阱，以及源极区210a到210c和第二类型有源区220a到220c可以是n型阱中的p型有源区。半导体衬底240还可以包括多个浅沟槽隔离以隔开测试单元200a到200c。p型有源区可以是轻掺杂源极/漏极(ldd)区。可以通过将p型杂质(诸如硼和/或铟)注入半导体衬底240内形成p型有源区。在一些实施例中，取决于半导体器件，源极区210a到210c和漏极区220a到220c可以是外延结构。位于源极区210a到210c和漏极区220a到220c之间的栅极区230a到230c分别包括栅极堆叠件，其中，栅极堆叠件由含金属材料制成。

图6a和图6b分别是根据本发明一些实施例的处于串联测算电性能的方法期间的测试结构的顶视图和截面图。如前所述，使用与制造p型半导体器件基本相同的工艺来制造测试单元200a到200c，从而，测试单元200a到200c的电性能可以代表p型半导体器件的电性能。

实施电子束检测工艺以在测试结构上施加负电场并观察测试单元200a到200c的状态。在一些实施例中，在电子束辐照到测试结构上之后，电子250的堆积粘附到半导体衬底240的顶面。因此，测试结构上具有负电场。

在一些实施例中，在源极区210a到210c、漏极区220a到220c和栅极区120a到230c的顶面上有电子250。顶面上的电子250被认作施加到相应的源极区210a到210c、相应的漏极区220a到220c和相应的栅极区230a到230c的负电压。由于漏极区220a到220c的面积大于源极区210a到210c的面积，(施加)到漏极区220a到220c的电压大于(施加)到源极区210a到210c的电压。因此，在测试单元200a到200c中的源极区210a到210c和相应的漏极区220a到220c之间产生偏压。

栅极区230a到230c上的电子250可以被认作施加到栅极区230a到230c的负电压。栅极区230a到230c具有足够大的面积，从而(施加)到栅极区230a到230c的电压足够大并且大于相应的测试单元200a到200c的阈值电压。

在一些实施例中，诸如在测试单元200b和200c中，源极区210b到210c和第二有源区220b到220c之间的偏压足够大以开通栅极区230b到230c下方的沟道242，因此，电子空穴260可以被吸引并存在于源极区210b到210c、漏极区220b到220c以及源极区210b到210c和漏极区220b到220c之间的区域中，从而开通沟道242。电子空穴260通过沟道242从源极区210b到210c流向漏极区220b到220c。测试单元200b和200c可以认作处于开通模式。

在一些其他实施例中，诸如在测试单元200a中，源极区210a和漏极区220a之间的偏压不足够大，不能开通(open)栅极区230a下方的沟道242。源极区210a和漏极区220a之间没有产生电流，测试单元200a可以看作处于关闭模式。

再次参照图7，其中，图7是根据本发明的一些实施例的测试结构的测算结果。进一步通过检测器测算诸如图5a到图6b所讨论的测试结构的测试结构。检测器测算测试单元200a到200c的顶面上的电子。检测器进一步将通过测算的电子获得的信号转换为灰度图像信号。根据通过检测器测算的电子密度，在图像模块上显示灰度图像以用于测算测试单元。根据灰度图像中的有关的区域的密度，识别对应于灰度图像中的有关的有源区的区域，以及确定半导体器件的电性能。由于测试单元200a到200c通过与制作p型半导体器件基本相同的工艺制造，因此当诸如200b到200c的测试单元开通时，测试单元的顶部有电子空穴，并且测试单元200b到200c处的电子密度小于测试单元200a处的电子密度。结果，测试单元200b和200c观察为处于开通模式(暗色)，以及测试单元200a观察为处于关闭模式(明亮)。

测试结构的测算结果进一步传输到处理器。根据测试结构的测试结果，处理器可以进一步分析开通半导体器件的沟道的偏压。由于源极区和漏极区之间的面积差和电子束的能量是预先确定的，因此可得到开通半导体器件的沟道的偏压。例如，开通半导体器件的沟道的偏压至少等于或大于测试单元200b中提供的偏压。

测试结构不限于分析半导体器件的偏压。在一些其他实施例中，测试结果可以设计为分析半导体器件的阈值电压。

图8是根据本发明的一些实施例的测试结构的示意性顶视图。测试结构包括形成在半导体衬底上的多个测试单元300a到300c。使用与制造半导体器件基本相同的工艺来制造测试单元300a到300c，其中，半导体器件可以是n型器件或p型器件。测试单元300a到300c分别包括源极区310a到310c、漏极区320a到320c以及位于源极区310a到310c和漏极区320a到320c之间的栅极区330a到330c。

例如，测试单元300a包括源极区310a、漏极区320a和栅极区330a，其中，栅极区330a位于源极区310a(原文中错误标为320a)和漏极区320a之间，并且，漏极区320a的面积大于源极区310a的面积。测试单元300b包括源极区310b、漏极区320b和栅极区330b，其中，栅极区330b位于源极区310b和漏极区320b之间，并且，漏极区320b的面积大于源极区310b的面积。测试单元300c包括源极区310c、漏极区320c和栅极区330c，其中，栅极区330c位于源极区310c和漏极区320c之间，并且，漏极区320c的面积大于源极区310c的面积。在一些实施例中，源极区310a到310c具有基本相同的面积，以及漏极区栅极区320a到320c具有基本相同的面积。源极区310a到310c和漏极区栅极区320a到320c之间的面积差足够大，从而，可以获得足够大的偏压以开通测试单元300a到300c的沟道。

栅极区330a到330c具有不同的尺寸。在一些实施例中，栅极区330c的面积大于栅极区330b的面积，以及栅极区330b的面积大于栅极区330a的面积。在一些实施例中，栅极区330a到330c分别具有主体部分332a到332c和焊盘部分334a到334c，其中主体部分332a到332c分别将源极区310a到310c和漏极区320a和320c隔开，以及焊盘部分334a到334c分别连接到主体部分332a到332c。在一些实施例中，主体部分332a到332c可以具有基本相同的面积，焊盘部分334c大于焊盘部分334b，以及焊盘部分334b大于焊盘部分334a，从而，栅极区330c的面积大于栅极区330b的面积，以及，栅极区330b的面积大于栅极区330a的面积。

当电子束辐照到测试结构上时，具有更大面积的栅极区330c可以比具有较小面积的栅极区330a获得更高的至栅极的电压。即，当电子束辐照到测试结构上时，到测试单元300c的栅极的电压大于到测试单元300b的栅极的电压，以及到测试单元300b的栅极的电压大于到测试单元300a的栅极的电压。

图9是根据本发明的一些其他实施例的测试结构的示意性顶视图。测试结构包括形成在半导体衬底上的多个测试单元400a到400c。使用与制造半导体器件基本相同的工艺来制造测试单元400a到400c，其中，半导体器件可以是n型器件或p型器件。测试单元400a到400c分别包括源极区410a到410c、漏极区420a到420c、以及栅极区430a到430c。

在一些实施例中，漏极区420a到420c的面积大于源极区410a到410c的面积，源极区410a到410c具有基本相同的面积，以及漏极区栅极区420a到420c具有基本相同的面积。源极区410a到410c和漏极区栅极区420a到420c之间的面积差足够大，从而，可以获得足够大的偏压以开通测试单元400a到400c的沟道。

在一些实施例中，栅极区430a到430c呈线性形状。栅极区430a到430c为矩形。栅极区430c的面积大于栅极区430b的面积，以及栅极区430b的面积大于栅极区430a的面积。即，测试单元400a到400c的沟道长度不同。当电子束辐照到测试结构上时，具有更大面积的栅极区430c可以比具有较小面积的栅极区430a获得更高的至栅极的电压。即，当电子束辐照到测试结构上时，到测试单元400c的栅极的电压大于到测试单元400b的栅极的电压，以及到测试单元400b的栅极的电压大于到测试单元400a的栅极的电压。

当测试单元300b到300c以及400a到400c的任何一个的至栅极电压大于它的阈值电压时，测试单元将观察为处于开通模式。在一些实施例中，当测试单元和相应的半导体器件是n型器件，测试单元观察为明亮处于开通模式，而当测试单元及相应的半导体器件是p型器件，测试单元观察为暗色处于开通模式。当测试单元的至栅极电压小于测试单元的阈值电压时，测试单元将观察为处于关闭模式。在一些实施例中，当测试单元和相应的半导体器件是n型器件，测试单元观察为暗色处于关闭模式，而当测试单元及相应的半导体器件是p型器件，测试单元观察为明亮处于关闭模式。

由于使用与制造半导体器件基本相同的工艺来制造测试单元，测试单元的电性能可以代表半导体器件的电性能。由于源极区和漏极区之间的面积差和、栅极区的面积和电子束的能量是预先确定的，因此可得到开通半导体器件的沟道的偏压。例如，在开通的测试单元中，半导体器件的阈值电压至少等于或大于至栅极的最小电压。

图10是根据本发明的一些其他实施例的测试结构的示意性顶视图。测试结构包括多个测试单元500a到500i。在一些实施例中，以阵列的方式布置测试单元500a到500i。源极区510a到510i和漏极区520a到520i之间的面积差以及栅极区530a到530i是预先确定的，并且可以随行或列改变。例如，栅极区530a到530i分别包括主体部分532a到532i和焊盘部分534a到534i。调节焊盘部分534a到534i的面积以改变栅极区530a到530i的面积。

对于测试单元500a、500b和500c，栅极区530a、530b和530c具有基本相同的面积，源极区510a、510b、510c具有基本相同的面积，漏极区520c的面积大于漏极区520b的面积，以及漏极区520b的面积大于漏极区520a的面积。对于测试单元500d、500e和500f，栅极区530d、530e和530f具有基本相同的面积，源极区510d、510e、510f具有基本相同的面积，漏极区520f的面积大于漏极区520e的面积，以及漏极区520e的面积大于漏极区520d的面积。对于测试单元500g、500h和500i，栅极区530g、530h和530i具有基本相同的面积，源极区510g、510h、510i具有基本相同的面积，漏极区520i的面积大于漏极区520h的面积，以及漏极区520h的面积大于漏极区520g的面积。

对于测试单元500a、500d和500g，源极区510a、510d和510g具有基本相同的面积，漏极区520a、520d、520g具有基本相同的面积，漏极区520a、520d和520g的面积大于源极区510a、510d和510g的面积。栅极区530a的面积大于栅极区530d的面积，以及栅极区530d的面积大于栅极区530g的面积。对于测试单元500b、500e和500h，源极区510b、510e和510h具有基本相同的面积，漏极区520b、520e、520h具有基本相同的面积，漏极区520b、520e和520h的面积大于源极区510b、510e和510h的面积。栅极区530b的面积大于栅极区530e的面积，以及栅极区530e的面积大于栅极区530h的面积。对于测试单元500c、500f和500i，源极区510c、510f和510i具有基本相同的面积，漏极区520c、520f、520i具有基本相同的面积，漏极区520c、520f和520i的面积大于源极区510c、510f和510i的面积。栅极区530c的面积大于栅极区530f的面积，以及栅极区530f的面积大于栅极区530i的面积。

图11是根据本发明的一些实施例的测试结构的测算结果。对诸如图10中讨论的测试结构的测试结构实施电子束检测。在一些实施例中，测试单元500a到500i和相应的半导体器件是n型器件。测试单元500a到500i的一些(诸如测试单元500a、500b、500c、500e、500f、500h、500i)观察为明亮并且确定为处于开通模式。源极区510a到510i、漏极区520a到520i以及栅极区530a到530i的面积是预先确定的，并且电子束的能量也是预先确定的。因此，可以得到与半导体器件的偏压对应的阈值电压。在一些其他实施例中，测试单元500a到500i和相应的半导体器件可以是p型器件。

图12是根据本发明一些实施例的用于测算半导体器件的电性能的装置的原理图。装置600包括板610、电子束源620、检测器630、图像模块640和处理器650。板610配置为允许晶圆10设置于其上。电子束源620产生电子束并将电子束导向晶圆上的测试单元上。在一些实施例中，电子束源620可选地包括电子源单元、对齐八极(alignmentoctupole)、反射镜、可变孔径、滤波器和透镜组。检测器630可以是任何对电子(包括由电子束诱导的次级电子)敏感的合适的检测器。将电子信号从检测器630传输到图像模块640。图像模块640将由检测器630测算的电子转换为灰度图像。处理器650电连接至图像模块640以接收灰度图像。对处理器650进行编程，以根据灰度图像测算半导体器件的电性能，其中，灰度图像代表通过检测器630测算的电子密度。处理器650确定测试单元的状态，诸如被开通或被关闭。处理器650进一步计算电性能，诸如被开通的测试单元的阈值电压和偏压。

使用与制造半导体器件基本相同的工艺来制造测试单元，从而，测试单元的电性能可以代表半导体器件的电性能。通过实施电子束检测工艺，可以测算测试单元的电性能，诸如阈值电压和/或偏压。可以在互连结构形成在半导体器件上之前，实施电子束检测工艺，从而，可以在形成互连结构之前测算半导体器件的缺陷。

根据本发明的一些实施例，提供了一种用于测算半导体器件的至少一种电性能的方法。方法包括：在衬底上形成半导体器件和至少一个测试单元；使用至少一种电子束辐照测试单元；测算通过电子束从测试单元诱导的电子；并且根据从测试单元测算的电子的密度测算半导体器件的电性能。

根据本发明的一些实施例，提供了一种用于制造半导体结构的方法。方法包括：在衬底的管芯区域中形成至少一个器件有源区；并且在衬底的管芯区域外部形成至少一个第一测试有源区和至少一个第二测试有源区。方法还包括：在器件有源区上形成至少一个器件栅极；并且在第一测试有源区上形成至少一个第一测试栅极；并且在第二测试有源区上形成至少一个第二测试栅极。第一测试栅极和第二测试栅极的尺寸不同。

根据本发明的一些实施例，提供了一种用于测算半导体器件的至少一种电性能的装置。装置包括板、电子束源、检测器和处理器。板允许晶圆设置于其上。电子束源620被配置为提供至少一种电子束至晶圆上的至少一个测试单元上。检测器对由电子束从测试单元诱导的电子敏感。对处理器进行编程，以根据通过检测器测算的电子密度测算半导体器件的电性能。

根据本发明的一个实施例，提供了一种用于测算半导体器件的至少一种电性能的方法，所述方法包括：在衬底上形成所述半导体器件和至少一个测试单元；使用至少一种电子束辐照所述测试单元；测算通过所述电子束从所述测试单元诱导的电子；以及根据从所述测试单元测算的所述电子的密度测算所述半导体器件的所述电性能。

在上述方法中，所述半导体器件和所述测试单元是n型器件，并且所述辐照诱导正电荷在所述测试单元的表面上的累积。

在上述方法中，所述半导体器件和所述测试单元是p型器件，并且所述辐照诱导负电荷在所述测试单元的表面上的累积。

在上述方法中，还包括：将测算的所述电子转换为灰度图像。

在上述方法中，还包括：识别与所述灰度图像中有关的区域，有关的所述区域对应于所述测试单元的有源区。

在上述方法中，根据与所述灰度图像有关的所述区域的密度确定所述半导体器件的所述电性能。

在上述方法中，所述半导体器件和所述测试单元是晶体管，所述形成在所述衬底上形成具有不同栅极尺寸的多个所述测试单元，并且所述辐照开通所述测试单元的至少一个。

在上述方法中，所述半导体器件和所述测试单元是晶体管，所述形成在所述衬底上形成具有不同漏极尺寸的多个所述测试单元，并且所述辐照开通所述测试单元的至少一个。

在上述方法中，所述半导体器件和所述测试单元是晶体管，所述形成在所述衬底上形成具有不同沟道长度的多个所述测试单元，并且所述辐照开通所述测试单元的至少一个。

根据本发明的另一实施例，还提供了一种用于制造半导体结构的方法，所述方法包括：在衬底的管芯区域中形成至少一个器件有源区；并且在所述衬底的所述管芯区域外部形成至少一个第一测试有源区和至少一个第二测试有源区；以及在所述器件有源区上形成至少一个器件栅极，在所述第一测试有源区上形成至少一个第一测试栅极，并且在所述第二测试有源区上形成至少一个第二测试栅极，其中，所述第一测试栅极和所述第二测试栅极的尺寸不同。

在上述方法中，至少部分地同时形成所述器件有源区、所述第一测试有源区和所述第二测试有源区。

在上述方法中，至少部分地同时形成所述器件栅极、所述第一测试栅极和所述第二测试栅极。

在上述方法中，使用至少部分相同的配方形成所述器件有源区、所述第一测试有源区和所述第二测试有源区。

在上述方法中，使用至少部分相同的配方形成所述器件栅极、所述第一测试栅极和所述第二测试栅极。

在上述方法中，在所述衬底的至少一个划线区中形成所述第一测试有源区和所述第二测试有源区。

在上述方法中，所述第一测试栅极形成在所述第一测试有源区上的使得所述第一测试有源区与所述第一测试栅极不对称的位置处。

在上述方法中，所述第二测试栅极形成在所述第二测试有源区上的使得所述第二测试有源区与所述第一测试栅极不对称的位置处。

根据本发明的又一实施例，还提供了一种用于测算半导体器件的至少一种电性能的装置，所述装置包括：板，允许晶圆设置在所述板上；电子束源，配置为提供至少一种电子束至位于所述晶圆上的至少一个测试单元上；检测器，对通过所述电子束从所述测试单元诱导的电子敏感；以及处理器，被编程以根据通过所述检测器测算的所述电子的密度测算位于所述晶圆上的所述半导体器件的所述电性能。

在上述装置中，还包括：图像模块，配置为将通过所述检测器测算的所述电子转换为灰度图像。

在上述装置中，所述处理器电连接到所述图像模块以接收所述灰度图像并被编程以根据所述灰度图像测算所述半导体器件的所述电性能。

上述内容概括了几个实施例的特征使得本领域技术人员可更好地理解本公开的各个方面。本领域技术人员应该理解，可以很容易地使用本发明作为基础来设计或更改其他的处理和结构以用于达到与本发明所介绍实施例相同的目的和/或实现相同优点。本领域技术人员也应该意识到，这些等效结构并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。