阵列基板及其制备方法和显示装置与流程

本发明涉及显示技术领域，具体的，涉及阵列基板及其制备方法和显示装置。

背景技术：

薄膜晶体管在显示领域中得到广泛的应用，氧化物薄膜晶体管(oxidetft)，低温多晶硅薄膜晶体管(ltps)等新技术不断更新，传统的半导体材料只扮演一种开关的角色，因半导体材料的特殊作用，在不同的领域中得到不同的应用，为降低显示器件的厚度，现有触控技术结合阵列基板的技术越来越得到重视，相应的incell，oncell等技术不断成熟，应用在各种产品中，然而，现有具有触控功能的显示器件都需要增加额外的触控结构，集成度不高。

因而，目前具有触控功能的显示器件相关技术仍有待改进。

技术实现要素：

本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本发明的一个目的在于提出一种集成有触控结构、同时具有触控和显示两种功能、厚度较薄、或者制备步骤以及结构简单的阵列基板。

在本发明的一个方面，本发明提供了一种阵列基板。根据本发明的实施例，该阵列基板包括：衬底，所述衬底具有第一tft区、触控区和第二tft区；光敏pn结，所述光敏pn结设置于所述触控区；第一薄膜晶体管，所述第一薄膜晶体管设置于所述第一tft区，且与所述光敏pn结电连接；第二薄膜晶体管，所述第二薄膜晶体管设置于所述第二tft区，且与像素电极电连接。发明人发现，该阵列基板集成了可以用于触控感应的光敏pn结结构，同时具有触控和显示功能，且将光敏pn结结构集成到阵列基板上，可以简化产品结构、制备步骤，减小产品厚度，符合轻薄化发展趋势。

根据本发明的实施例，第一薄膜晶体管为低温多晶硅薄膜晶体管，第二薄膜晶体管为氧化物薄膜晶体管。

在本发明的另一方面，本发明提供了一种触控显示装置。根据本发明的实施例，该触控显示装置包括前面所述的阵列基板。该触控显示装置中触控结构和显示结构集成设置在阵列基板上，产品结构、制备步骤简单，且厚度较薄，符合轻薄化发展趋势。

在本发明的再一方面，本发明提供了一种制备阵列基板的方法。根据本发明的实施例，该方法包括：在衬底的第一tft区形成第一薄膜晶体管；在衬底的触控区形成光敏pn结；在衬底的第二tft区形成第二薄膜晶体管；其中，第一薄膜晶体管与光敏pn结电连接；第二薄膜晶体管与像素电极电连接。通过该方法，可以将光敏pn结结成设置在阵列基板上，使得获得的阵列基板同时具有触控和显示的功能，且制备步骤简单、方便，成本较低。

根据本发明的实施例，第二薄膜晶体管的第二栅极与第一薄膜晶体管的遮光层通过一次构图工艺形成，且位于所述衬底的一侧；或者所述第二薄膜晶体管的第二栅极与第一公共电极和第一薄膜晶体管的第一栅极通过一次构图工艺形成，且位于所述衬底的一侧。

根据本发明的实施例，该制备阵列基板的方法包括在衬底上形成第一绝缘层的步骤，第一绝缘层覆盖遮光层和第二栅极，且位于第一tft区的部分构成第一薄膜晶体管的缓冲层，位于第二tft区的部分构成第二薄膜晶体管的栅绝缘层。

根据本发明的实施例，该制备阵列基板的方法包括在第一绝缘层远离衬底的一侧形成第二绝缘层的步骤，第二绝缘层覆盖第一薄膜晶体管的第一有源层和第二薄膜晶体管的第二有源层，且位于第一tft区的部分构成第一薄膜晶体管的栅绝缘层，位于第二tft区的部分构成第二薄膜晶体管的刻蚀阻挡层。

根据本发明的实施例，该制备阵列基板的方法包括在所述第二绝缘层远离衬底的一侧形成第三绝缘层的步骤，第三绝缘层覆盖第一薄膜晶体管的第一栅极和第一公共电极，且位于第一tft区的部分构成第一薄膜晶体管的层间绝缘层。

根据本发明的实施例，光敏pn结的第一电极、第一薄膜晶体管的第一源极、第一漏极，第二薄膜晶体管的第二源极、第二漏极通过一次构图工艺形成，且位于第三绝缘层远离衬底的一侧。

根据本发明的实施例，光敏pn结的第二电极和第二公共电极通过一次构图工艺形成。

附图说明

图1是本发明一个实施例中阵列基板的结构示意图。

图2是本发明另一个实施例中阵列基板的结构示意图。

图3-图17是本发明又一个实施例中制备阵列基板的方法的流程示意图。

图18是本发明另一个实施例中阵列基板的结构示意图。

具体实施方式

下面详细描述本发明的实施例。下面描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。实施例中未注明具体技术或条件的，按照本领域内的文献所描述的技术或条件或者按照产品说明书进行。所用试剂或仪器未注明生产厂商者，均为可以通过市购获得的常规产品。

在本发明的一个方面，本发明提供了一种阵列基板。根据本发明的实施例，参照图1，该阵列基板包括：衬底100，所述衬底100具有第一tft区、第二tft区和触控区；光敏pn结30，所述光敏pn结30设置于所述触控区；第一薄膜晶体管10，所述第一薄膜晶体管10设置于所述第一tft区，且与所述光敏pn结30电连接；第二薄膜晶体管20，所述第二薄膜晶体管20设置于所述第二tft区，且与像素电极25电连接。发明人发现，该阵列基板集成了可以用于触控感应的光敏pn结结构，同时具有触控和显示功能，且将光敏pn结结构集成到阵列基板上，可以简化产品结构、制备步骤，减小产品厚度，符合轻薄化发展趋势。

根据本发明的实施例，所述第一薄膜晶体管为低温多晶硅薄膜晶体管，所述第二薄膜晶体管为氧化物薄膜晶体管。由此，以低温多晶硅薄膜晶体管和氧化物薄膜晶体管分别作为光敏pn结的触控开光和显示开关，将两种不同功能的薄膜晶体管集成到一起，使得阵列基板同时具有触控和显示两种功能，且ltpstft迁移率高，作为触控开关，效果理想，灵敏度高；oxidetft漏电流低，显示效果较佳。

根据本发明的实施例，第一薄膜晶体管、第二薄膜晶体管和光敏pn结的具体结构没有特别限制，可以为本领域常规低温多晶硅薄膜晶体管、氧化物薄膜晶体管和pn结的结构。在本发明的一些实施例中，为了将第一薄膜晶体管、第二薄膜晶体管和光敏pn结集成设置在阵列基板上，可以充分利用两种薄膜晶体管和光敏pn结的共用结构。具体的，参照图1，第一薄膜晶体管10可以包括遮光层11、栅极12、有源层13、源极14、漏极15等结构；第二薄膜晶体管20可以包括栅极21、有源层22、源极23、漏极24、等结构；光敏pn结30可以包括第一电极31、第二电极32和pin结构33，以及设置于各层结构之间的第一公共电极16、第二公共电极26、像素电极25、第一绝缘层200、第二绝缘层300、第三绝缘层400、第四绝缘层500、树脂层600和钝化层700。

具体而言，该阵列基板包括衬底100；遮光层11，所述遮光层11设置于所述衬底100的一侧，且位于所述第一tft区；第二栅极21，所述第二栅极21与所述遮光层11设置于所述衬底100的同侧，且位于所述第二tft区；第一绝缘层200，所述第一绝缘层200设置于所述衬底100的一侧，且覆盖所述遮光层11和所述第二栅极21，第一绝缘层200位于第一tft区的部分构成第一薄膜晶体管的缓冲层，位于第二tft区的部分构成第二薄膜晶体管的栅绝缘层；第一有源层12，所述第一有源层12设置于所述第一绝缘层200远离所述衬底100的一侧，且位于所述第一tft区；第二有源层22，所述第二有源层22设置于所述第一绝缘层200远离所述衬底100的一侧，且位于所述第二tft区；第二绝缘层300，所述第二绝缘层300设置于所述第一绝缘层200远离所述衬底100的一侧，且覆盖所述第一有源层12和第二有源层22，位于第一tft区的部分构成第一薄膜晶体管的柵绝缘层，位于第二tft区的部分构成第二薄膜晶体管的刻蚀阻挡层；第一栅极13，所述第一栅极13设置于所述第二绝缘层300远离所述衬底100的一侧，且位于所述第一tft区；第一公共电极16，所述第一公共电极16设置于所述第二绝缘层300远离所述衬底100的一侧，且位于所述触控区，与所述光敏pn结的第一电极电连接，用于导通电信号；第三绝缘层400，所述第三绝缘层400设置于所述第二绝缘层300远离所述衬底100的一侧，且覆盖所述第一栅极13和所述第一公共电极16；第一源极14和第一漏极15，所述第一源极14和第一漏极15设置于所述第三绝缘层400远离所述衬底100的一侧，位于所述第一tft区，且与所述第一有源层12电连接；第一电极31，所述第一电极31设置于所述第三绝缘层400远离所述衬底100的一侧，位于所述触控区，且与所述第一公共电极16电连接；第二源极23和第二漏极24，所述第二源极23和第二漏极24设置于所述第三绝缘层400远离所述衬底100的一侧，位于所述第二tft区，且与所述第二有源层22电连接；第四绝缘层500，所述第四绝缘层500设置于所述第三绝缘层400远离所述衬底100的一侧，且覆盖所述第一源极14、第一漏极15的一部分、第一电极31的一部分、第二源极23和第二漏极24的一部分；pin结构33，具体的，pin结构33可以包括n+半导体层，所述n+半导体层设置于所述第一电极31远离所述衬底100的一侧，且位于所述触控区；本征半导体层，所述本征半导体层设置于所述p+半导体层远离所述衬底100的一侧，且位于所述触控区；p+半导体层，所述p+半导体层设置于所述本征半导体层远离所述衬底100的一侧，且位于所述触控区；树脂层600，所述树脂层600设置于所述第四绝缘层500远离所述衬底100的一侧；第二电极32，所述第二电极32设置于所述p+半导体层远离所述衬底100的一侧，且延伸至所述第一漏极15，与所述第一漏极15电连接；像素电极25，所述像素电极25设置于所述树脂层600远离所述衬底100的一侧，位于所述第二tft区，且与所述第二漏极24电连接；第二公共电极26，所述第二公共电极26设置于所述树脂层600远离所述衬底100的一侧，位于所述第二tft区，用作显示功能的公共电极；钝化层700，所述钝化层700设置于所述树脂层600远离所述衬底100的一侧，且覆盖所述第二电极32和第二公共电极26。可以明显的发现，第一薄膜晶体管10、第二薄膜晶体管20和光敏pn结30之间可以共用结构，且不同结构可以同层设置，由此，可以更好的在阵列基板上集成触控功能，且产品结构和步骤简单，生产成本较低。

当然本领域人员可以理解，图1仅为示例性说明本发明的阵列基板的结构，并不能理解为对本发明的限制，在此基础上进行的合理改变和替换均在本发明的保护范围之内。例如，在本发明的一些实施例中，参照图2，第二薄膜晶体管的第二栅极21可以设置于第二绝缘层300远离衬底100的一侧，与第一栅极13和第一公共电极16同层设置，其他结构如图1所示。在本发明的另一些实施例中，参照图18，第二薄膜晶体管的第二栅极21可以设置于第二绝缘层300远离衬底100的一侧，与第一栅极13和第一公共电极16同层设置，且第二有源层22设置于第三绝缘层400远离衬底100的一侧。

在本发明的另一方面，本发明提供了一种触控显示装置。根据本发明的实施例，该触控显示装置包括前面所述的阵列基板。该触控显示装置中触控结构和显示结构集成设置在阵列基板上，产品结构、制备步骤简单，且厚度较薄，符合轻薄化发展趋势。且本领域技术人员可以理解，该触控显示装置具有前面所述的阵列基板的所有特征和优点，在此不再一一赘述。

在本发明的再一方面，本发明提供了一种制备阵列基板的方法。根据本发明的实施例，该方法包括：在衬底的第一tft区形成第一薄膜晶体管；在所述衬底的触控区形成光敏pn结；在所述衬底的第二tft区形成第二薄膜晶体管；其中，所述第一薄膜晶体管与所述光敏pn结电连接；所述第二薄膜晶体管与像素电极电连接。通过该方法，可以将光敏pn结结成设置在阵列基板上，使得获得的阵列基板同时具有触控和显示的功能，且制备步骤简单、方便，成本较低。

根据本发明的实施例，第一薄膜晶体管、第二薄膜晶体管和光敏pn结的具体结构可以与前面描述的一致，在此不再过多赘述。根据本发明的实施例，为了简化步骤、产品结构，同时更好的将第一薄膜晶体管、第二薄膜晶体管和光敏pn结集成设置，发明人充分利用了三者共同的结构和制备步骤，不仅简化了工艺，且降低了生产成本。具体而言，参照图1、图3至图17，本发明制备阵列基板的方法可以包括以下步骤：

根据本发明的实施例，参照图3，通过一次构图工艺在衬底100的一侧形成所述第一薄膜晶体管的遮光层11与所述第二薄膜晶体管的第二栅极21。具体的，第一薄膜晶体管的遮光层11和第二薄膜晶体管的第二栅极21沉积制作，通过一道掩膜版(mask)同时形成，具体可以为先沉积整层金属层，然后对金属层进行光刻，即涂覆光刻胶、曝光、显影、刻蚀及去除光刻胶的步骤，以形成第一遮光层11和第二栅极21。根据本发明的实施例，形成上述金属层的材料没有特别限制，只要满足遮光要求和导电性要求即可，包括但不限于al，mo，alnd，cu，monb或者其组合等，金属层的厚度也没有特别限制，例如可以控制在由此，效果较佳。

根据本发明的实施例，参照图4，接着可以在衬底上形成第一绝缘层200，第一绝缘层200覆盖遮光层11和第二栅极21，且位于所述第一tft区的部分构成所述第一薄膜晶体管的缓冲层，位于所述第二tft区的部分构成所述第二薄膜晶体管的栅绝缘层。由此，第一薄膜晶体管和第二薄膜晶体管可以充分共用结构，且可以通过一次操作即可制备完成，减少了操作步骤，降低了生产成本。

根据本发明的实施例，形成第一绝缘层的具体方法没有特别限制，例如可以通过pecvd方法沉积形成。形成第一绝缘层的材料没有特别限制，包括但不限于sinx/sio2膜层，由此，该膜层可以同时具备缓冲层和栅绝缘层的功能。第一绝缘层的厚度也没有特别限制，本领域技术人员可以根据需要灵活选择，例如第一绝缘层的厚度可以控制在由此，不会过薄而性能不好，也不会过厚而增加阵列基板厚度或浪费材料。

根据本发明的实施例，参照图5，接着进行第一薄膜晶体管的第一有源层12的沉积。以低温多晶硅形成的有源层为例进行说明，可以先沉积非晶硅层，然后进行ela工艺完成晶化，厚度可以控制在之间；再经过光刻工艺刻蚀出第一有源层12。

根据本发明的实施例，参照图6，接下来可以进行第二薄膜晶体管的第二有源层22的制备。具体的，以igzo有源层为例说明，可以依次进行沉积、光刻的步骤，形成第二有源层，厚度可以控制在沉积过程中调整o2含量在20％-30％之间。由此，能够获得性能较佳的第二有源层。

根据本发明的实施例，参照图7，接着在第一绝缘层远离所述衬底的一侧形成第二绝缘层300，该第二绝缘层300覆盖第一薄膜晶体管的第一有源层12和第二薄膜晶体管的第二有源层22，且位于所述第一tft区的部分构成所述第一薄膜晶体管的栅绝缘层，位于所述第二tft区的部分构成所述第二薄膜晶体管的刻蚀阻挡层。

根据本发明的实施例，形成第二绝缘层的方法没有特别限制，包括但不限于pecvd方法，具体操作过程中，可以根据柵绝缘层和刻蚀阻挡层的使用要求整合薄膜工艺，满足两种薄膜晶体管的特性；例如可以依次调节power(功率)，spacing(基板间距)，pressure(压力)，调节气体流量和比例。由此，第二绝缘层可以同时满足两种薄膜晶体管的特性，简化了结构和制备步骤，降低了生产成本。

根据本发明的实施例，参照图8，然后进行第一薄膜晶体管的第一栅极13和第一公共电极16的制作。根据本发明的实施例，具体的形成方式没有特别限制，例如包括但不限于利用磁控溅射设备沉积金属层，经过掩模板曝光，刻蚀出第一栅极13和第一公共电极16。形成金属层的材料也没有特别限制，可以为al，mo，alnd，cu，monb等等或者其中两种的组合金属，厚度可以控制在而且，第一公共电极16可以同时用作光敏pn结传感部件的下部电极，用于导通电信号。由此，实现了同一结构的复用，在阵列基板上集成触控功能的同时，简化了阵列基板的结构和制备步骤。

根据本发明的实施例，参照图9，该制备阵列基板的方法还包括在第二绝缘层300远离衬底100的一侧形成第三绝缘层400的步骤，所述第三绝缘层400覆盖第一栅极13和第一公共电极16，且位于所述第一tft区的部分构成所述第一薄膜晶体管的层间绝缘层。

根据本发明的实施例，形成第二绝缘层的具体方法、材料和第二绝缘层的厚度没有特别限制，本领域技术人员可以根据需要灵活选择。在本发明的一些实施例中，可以通过沉积方法形成第二绝缘层，厚度可以在形成材料可以是sio/sion等组合。

根据本发明的实施例，参照图10，接着可以进行第一有源层n+掺杂工艺，使得第一源极、第一漏极与有源层导通，形成欧姆接触层。由此，可以进一步提高显示器件的显示效果和使用性能。接下来，参照图11，可以进行过孔刻蚀的步骤，具体的刻蚀方式本领域技术人员可以根据需要灵活选择，例如可以利用干刻工艺形成过孔。由此，步骤简单，工艺成熟。

根据本发明的实施例，参照图12，接着在第三绝缘层400远离衬底100的一侧形成光敏pn结的第一电极31、第一薄膜晶体管的第一源极14、第一漏极15，第二薄膜晶体管的第二源极23、第二漏极24。根据本发明的实施例，具体的形成方法没有特别限制，例如可以利用磁控溅射设备沉积金属层，然后经过掩模板曝光，刻蚀出电极线，可以采用的金属可以是al，mo，alnd，cu，monb等等或者其中两种的组合金属，金属层的厚度可以控制在

根据本发明的实施例，参照图13，接着形成位于第三绝缘层400远离衬底100一侧的第四绝缘层500，且第四绝缘层500覆盖第一源极14、第一漏极15、第一电极31、第二源极23和第二漏极24。具体的，可以通过沉积方法形成第四绝缘层500，厚度可以在形成材料可以是sio/sion等组合，另外，参照图12，还需要经过photo，刻蚀工艺刻蚀出使得第一源极15、第二源极24和第一电极31与其他电极连接的过孔。

根据本发明的实施例，参照图14，接着进行第一薄膜晶体管开关控制的光敏pn结的制作。具体的，可以一次沉积n+半导体层、本征半导体层和p+半导体层，形成pin结构，在本发明的一个具体示例中，可以按照以下步骤进行：沉积磷烷掺杂的非晶硅制作n+层,厚度可以为沉积条件可以为power:300w，space(基板间距):1000mil，p(压力):1230mt，h2/ph3/sih4:1250/250/190sccm，t:62s，t:250℃；然后沉积非晶硅半导体层:厚度可以在沉积条件可以为power:150w，space:750mil，p:1500mt，h2/sih4：1000/190sccm，t:1104s；t:250℃，再沉积硼烷掺杂的非晶硅制作p+半导体层，厚度可以为沉积条件可为power：550w，space：1000mil，p：1230mt，b2h6/h2/sih4:500/750/190sccm,t：30st：250℃；然后进行曝光、显影和干法刻蚀工艺得到pin图形33。

根据本发明的实施例，参照图15，接下来进行树脂层600的制作。具体的，可以通过沉积方法形成树脂层600，厚度可以控制在1.7μm，同时曝光灰化出ito搭接的有机膜过孔，以便后续步骤进行。

根据本发明的实施例，参照图16，然后通过一次构图工艺形成光敏pn结的第二电极32和所述第二薄膜晶体管的第二公共电极26通过形成。在本发明的一些实施例中，可以利用磁控溅射设备沉积ito金属，厚度可以控制在再进行曝光、显影，刻蚀工艺刻蚀出电极图案。其中，需要说明的是，与第二公共电极通过一次构图工艺形成的、与漏极24相连的电极图案并不与第二公共电极26导通，其仅是用于使得漏极24和像素电极25电连接。

根据本发明的实施例，参照图17，接着进行钝化层700的沉积，形成钝化层的材料可以为sinx/sio2膜层，厚度可以控制在同时刻蚀出连接过孔。

根据本发明的实施例，参照图1，接着进行第二薄膜晶体管的像素电极25的制作。具体的，可以先沉积ito层，然后经过曝光、显影，刻蚀出像素电极25。

通过本发明的上述方法，可以将第二薄膜晶体管如低温多晶硅薄膜晶体管和第二薄膜晶体管如氧化物薄膜晶体管制作在同一阵列基板中，分别作为显示开关和光敏pn结的触控开关，将两种不同功能的薄膜晶体管集成到一起，使得阵列基板同时具备触控和显示两种功能，同时在制作工艺中充分利用两种工艺可以共用的mask(掩膜版)，减少了mask，降低了制作成本，制作了一种新型的显示器件。

当然，本领域技术人员可以理解，上述具体制备步骤也仅为示例性说明本发明的技术方案，并不能理解对本发明的限制，在本发明基础上做出的合理改变和替换均在本发明的保护范围之内。例如，对应图2和图18的结构，本领域可以在上述具体制备步骤的基础上调整不同步骤的顺序，以获得结构不同的阵列基板。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。

尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。