三维存储器的制作方法

分案申请信息

本发明专利申请是申请日为2014年1月23日、申请号为201480013075.1、发明名称为“三维存储器”的发明专利申请的分案申请。

优先权申请

本申请案主张2013年1月24日申请的第13/748,747号美国临时申请案的权益，所述申请案的全文并入本文中。

背景技术：

一些存储器单元可包含浮动栅极及包覆所述浮动栅极的三侧的氮化物。非所要的电荷可能被捕获于所述氮化物中，特定来说，被捕获于氮化物的并非直接介于控制栅极与所述浮动栅极之间的部分中。单元的阈值电压(vt)可由捕获于所述氮化物中的非所要电荷改变。

技术实现要素：

本发明的一个方面涉及一种垂直存储器，所述垂直存储器包括：存储器单元的堆叠，所述堆叠的单元包括：控制栅极；电荷存储结构；势垒膜，其完全位于所述电荷存储结构与所述控制栅极之间；第一电介质，其介于所述势垒膜与所述电荷存储结构之间，所述第一电介质进一步在所述电荷存储结构的上方和下方延伸；以及第二电介质，其介于所述势垒膜与所述控制栅极之间，其中所述第一电介质和所述第二电介质共同围绕所述势垒膜。。

本发明的另一方面涉及一种与垂直支柱相关的存储器单元的垂直堆叠，其中所述堆叠的单元包括：电荷存储结构，其位于控制栅极层中且至少部分地围绕所述立柱的周围延伸，所述电荷存储结构具有最靠近所述立柱的第一垂直侧和与所述第一垂直侧相对的第二垂直侧；第一电介质，其介于所述电荷存储结构和所述支柱之间；势垒膜，其邻近于所述控制栅极层中的所述电荷存储结构，所述势垒膜包含面向所述电荷存储结构的所述第二垂直侧的第一垂直侧，所述势垒膜包含与所述第一垂直侧相对的第二垂直侧；控制栅极，其在所述控制栅极层中且邻近所述电介质和所述势垒膜，所述控制栅极包括面向所述势垒膜的所述第二垂直侧的垂直侧，其中所述势垒膜完全位于所述控制栅极的所述垂直侧和所述电荷存储结构的所述第一垂直侧之间；第二电介质，其介于所述势垒膜的所述第一垂直侧和所述电荷存储结构之间；以及第三电介质，其介于所述势垒膜的所述第二垂直侧和所述控制栅极之间，其中所述第一电介质、所述第二电介质和所述第三电介质共同围绕所述电荷存储结构和所述势垒膜。

本发明的另一方面涉及一种形成存储器结构的方法，所述方法包括：形成包含控制栅极的材料的控制栅极层，所述控制栅极层在电介质层之间延伸；形成延伸穿过所述控制栅极层的垂直开口；在所述控制栅极层中形成控制栅极凹部，所述控制栅极凹部延伸以界定所述控制栅极的垂直表面；邻近于所述控制栅极的所述垂直表面形成第一电介质；在邻近于所述第一电介质的所述控制栅极凹部中形成势垒材料；在邻近于与所述第一电介质相对的所述势垒材料的相对侧形成第二电介质；邻近于所述第二电介质形成电荷存储结构，所述电荷存储结构具有面向所述控制栅极的所述垂直表面的第一垂直表面，其中，所述势垒材料在所述电荷存储结构的所述第一垂直表面和所述控制栅极的所述垂直表面的水平距离内延伸，其中，所述第二电介质在所述电荷存储结构的上方和下方延伸，及其中，所述势垒材料被所述第一电介质和所述第二电介质的结合所围绕。

本发明的又一方面涉及一种形成存储器堆叠的方法，所述方法包括：形成多个交替的控制栅极层和电介质层；在每个控制栅极层中形成各自的控制栅极凹部；在每个控制栅极凹部中形成各自的控制栅极；在所述控制栅极凹部中的每个控制栅极上形成各自的第一电介质；在所述控制栅极凹部中邻近于每个第一电介质形成各自的势垒材料；移除所述势垒材料的部分以在每个控制栅极凹部中邻近与每一第一电介质形成势垒膜；邻近所述势垒膜形成各自的第二电介质，其中在每个控制栅极凹部中的所述第一电介质和所述第二电介质共同围绕所述控制栅极凹部中的所述各自的势垒膜；邻近于所述第二电介质形成电荷存储结构材料；及移除所述电荷存储结构材料的部分以形成在每个控制栅极凹部中延伸的电荷存储结构，其中每个电荷存储结构的高度等于或大于所述控制栅极凹部中的所述势垒膜的高度。

附图说明

图1说明存储器单元的实例的横截面图，其中栅极间电介质(igd)部分地包覆浮动栅极。

图2说明存储器单元的实例的横截面图。

图3说明存储器单元的实例的横截面图。

图4通过实例说明不同存储器单元中的控制栅极偏压电压对比支柱电流的曲线图。

图5a到g说明制造垂直存储器的技术的实例。

图6a到k说明制造垂直存储器的另一技术的另一实例。

图7a到d说明制造垂直存储器的技术的另一实例。

图8a到f说明制造垂直存储器的技术的其它实例。

图9说明垂直存储器的实例的横截面图。

图10a到b说明制造垂直存储器的技术的实例。

图11说明存储器阵列的实例。

具体实施方式

以下详细描述涉及以说明的方式展示具体方面及可在其中实践本发明的目标的实施例的附图。充分详细描述这些实施例以使所属领域的技术人员能实践本发明。

将本申请案中所使用的术语“水平”定义为平行于晶片(例如，衬底)的常规平面或表面的平面，而与所述晶片或衬底的实际定向无关。术语“垂直”是指垂直于如上文所定义的水平的方向。相对于处于所述晶片或衬底的顶面上的常规平面或表面而定义例如“上”、“侧”、“高于”、“低于”、“上方”及“下方”等的介词，而与所述晶片或衬底的实际定向无关。本文中所使用的术语“晶片”及“衬底”大体上是指集成电路形成于其上的任何结构，且还指在集成电路制造的各个阶段期间的此类结构。因此，以下详细描述不应以限制性意义理解，且本发明的范围仅由所附权利要求书连同这些权利要求书授权的等效物的全部范围来界定。

本文大体上论述三维(3d)存储器、存储器单元及制造及其使用方法。在一或多个实施例中，3d垂直存储器可包含存储器堆叠。存储器堆叠可包含至少两个存储器单元及介于邻近存储器单元之间的电介质的堆叠，其中每一存储器单元包含控制栅极(cg)及电荷存储结构(例如，浮动栅极(fg)或电荷陷阱(ct))，所述电荷存储结构经配置以存储积累于其上的电子或空穴。信息由所述单元所存储的电子或空穴量来表示。所述存储器堆叠可进一步包含势垒材料，例如，包括氧化物-氮化物-氧化物(“ono”)的复合物的栅极间电介质(igd)中的氮化物，其中所述igd可介于所述电荷存储结构与所述cg之间。所述势垒材料及所述电荷存储结构可邻近而横向定位、彼此水平对准或具有实质上相等高度。

nand阵列架构为存储器单元阵列，所述阵列经布置使得所述阵列的存储器单元在逻辑行中耦合到存取线(其被耦合到所述存储器单元的cg，且在一些情况下至少部分地由所述记忆单元的cg形成)，所述存取线常规地称为字线。所述阵列的一些存储器单元一起串联耦合在源极线与数据线(其常规地称为位线)之间。

可将nand阵列架构中的存储器单元编程到所需数据状态。例如，可将电荷积累(例如，放置)于存储器单元的fg上或从所述存储器单元的fg移除以将所述单元编程到若干数据状态中的所需者。常规地称为单电平单元(slc)的存储器单元可经编程到两种数据状态中的所需者(例如，“1”或“0”状态)。常规地称为多电平单元(mlc)的存储器单元可经编程到两种以上数据状态中的所需者。

当将电子存储于fg上时，其修改所述单元的vt。因此，当通过将特定电压置于cg上(例如，通过利用读取电压来驱动耦合到所述单元的存取线)来“读取”所述单元时，电流将取决于所述单元的vt及置于所述cg上的特定电压而在所述单元的通道中流动或不流动。电流的此存在或缺乏可被感测且翻译成1及0，从而重现所存储的数据。

每一存储器单元可并非直接地耦合到源极线及数据线。而是，可在串中将实例阵列的存储器单元布置在一起(通常每一串具有4、8、16、32或更多个单元)，其中所述串中的所述存储器单元一起串联耦合在共用源极线与数据线之间。

可由行解码器来存取nand阵列，所述行解码器通过使用电压驱动耦合到一行存储器单元的存取线而激活所述单元。另外，可使用不同电压来驱动耦合到每一串的未被选择的存储器单元的存取线。例如，可使用导通电压来驱动每一串的未被选择的存储器单元以便将其作为通路晶体管来操作，从而允许其以不受其经编程的数据状态限制的方式来使电流通过。接着，电流可通过串连耦合串的每一存储器单元而从源极线流动到数据线，由经选定而待读取的每一串的存储器单元限制。此将所述行经选定的存储器单元的当前经编码、经存储的数据值放置于所述数据线上。选定且感测一页数据线，且接着可从来自所述页的经感测的数据字选择个别数据字且从存储器设备来传递所述个别数据字。

快闪存储器(例如，nand阵列)形成为具有多于一个以上存储器单元的堆叠的3d存储器。所述记忆单元的cg可邻近于cg凹部。

图1展示来自3d存储器内的存储器单元的堆叠的存储器单元100的实例，存储器单元100可包含电荷存储结构(例如，fg102a)、电介质(例如，氧化物)108、势垒膜(例如，氮化物)104a、cg106及支柱110。在所说明的实例中，势垒膜104a介于fg102a与cg106之间。如大体上所说明，势垒膜104a可为实质上直线的，但可能不实质上呈矩形。电荷可捕获于势垒膜104a的部分上，例如捕获于势垒膜104a的不直接使fg102a与cg106分离的部分上。

图2展示垂直存储器单元200的实例的横截面图。存储器单元200可包含fg102b、电介质108、势垒膜104b及cg106。垂直存储器单元200可用于nand串、nor串或其它类型的串。如图2中所说明，势垒膜104可实质上呈矩形。

图3展示存储器单元300(例如，垂直存储器单元)的实例的横截面图，存储器单元300可包含fg102b、势垒膜104b、cg106、电介质108及半导体支柱110。fg102b可由半导体材料(例如，导电掺杂的多晶硅)制成。fg102b可具有实质上等于势垒膜104b的第一尺寸312b的第一尺寸312a(例如，高度)(例如，在用于制造存储器单元的制造工艺中的标准偏差的一或两倍内)，如图3中所示。fg102b的第一尺寸312a还可大于势垒膜104b的第一尺寸312b。fg102b可具有垂直于第一尺寸312a的第二尺寸(例如，长度)314a，第二尺寸314a贯穿fg102b的整个第一尺寸312a而大于势垒膜104b的第二尺寸314b，如图3中所示。fg102b的第一尺寸312a可小于cg106的第一尺寸312c或实质上等于cg106的第一尺寸312c。cg106的第二尺寸314c可贯穿fg102b的整个第一尺寸312a而大于fg102b的第二尺寸314a。可使用pecvd工艺来沉积cg106、氧化物108、fg102或势垒膜104。

势垒膜104b可包含第二尺寸314b，第二尺寸314b贯穿其第一尺寸312b而实质上相等(例如，势垒膜104b可跨其整个第一尺寸312b而包含实质上均匀的厚度)，如图3中所示。势垒膜104b可在垂直存储器单元300的垂直横截面中实质上呈矩形，如图3中所示。势垒膜104b可包含小于fg102b的表面积(例如，第二尺寸314a乘以第一尺寸312a)的表面积(例如，第二尺寸314b乘以第一尺寸312b)，如图3中所示。势垒膜104b可完全介于对应于fg102b的一侧的平面316a与对应于cg106的与fg102b的所述侧相对的一侧的平面316b之间，如图3中所示。势垒膜104b可仅邻近于fg102b的一侧，如图3中所示。

势垒膜104b可包含表面且fg102b可具有表面，例如，对应于平面316a、与势垒膜104b的所述表面相对且实质上平行于势垒膜104b的所述表面的表面。势垒膜104b的所述表面的每一部分可与浮动栅极102b的表面分离达实质上相等距离，如图3所示。

fg102b可具有面向势垒膜104b的平面侧(例如，对应于平面316a的侧)。cg106可具有面向势垒膜104b的平面侧(例如，对应于平面316b的侧)。势垒膜104b可具有面向且实质上平行于fg102b的平面侧的第一平面侧及面向且实质上平行于cg106的平面侧的第二平面侧。cg106的第一尺寸312c可实质上等于势垒膜104b的对应第一尺寸312b，如图3所示。

图4展示cg偏压对比支柱电流的曲线图的实例。线418为包含势垒膜104(例如图2中所展示的势垒膜104b)的存储器单元中的cg偏压对比支柱电流的实例。线420为包含势垒膜104(其在三侧上邻近于fg102，如图1中所示)的单元中的cg偏压对比支柱电流的实例。对于相同支柱电流，线418的cg106偏压可小于线420的cg106偏压。例如，如图4中所说明，偏压电压差可为约2.9伏特。可实现其它电压差。例如，偏压电压差可高达约7伏特。所述电压差可随捕获于势垒膜104上的电荷量或fg102与cg106的对准程度而变。例如，较低cg偏压可至少部分地归因于相较于捕获于势垒膜104a上的电荷的捕获于势垒膜104b上的电荷量的减少。并且，较低cg偏压可至少部分地归因于fg102b与cg106之间的对准。

如本文中所使用，“垂直存储器串”可表示“垂直存储器堆叠”(例如，交替cg106及阶层电介质524层，其中cg凹部530介于阶层电介质524层之间)，所述“垂直存储器堆叠”具有填充有电介质108的cg凹部530、fg102及势垒膜104且包含支柱110(例如，经填充沟槽528，例如填充有多晶硅的沟槽)。并且，术语“垂直存储器”可用于指示最终形式。

图5a到g展示制造具有平面势垒膜104的垂直存储器500的技术的实例。图5a展示衬底522上的第一cg106a到106b、第一cg106a到106b上的第一阶层电介质524a到524b、第一阶层电介质524a到524b上的第二cg106c到106d、第二cg106c到106d上的第二阶层电介质524c到524d及第二阶层电介质524c到524d上的掩模材料(例如，电介质，例如氧化物、氮化物或多晶硅)526。垂直存储器500可包含沟槽528及多个cg凹部530。电介质108的第一层(例如，氧化物)可形成于沟槽528的侧壁上及cg凹部530中的cg106的暴露表面上，如图5a中所示。cg凹部530可为阶层电介质层524之间的间隙，阶层电介质层524邻近于形成于阶层电介质层524之间的cg106。

沟槽528及cg凹部530可至少部分地填充有势垒材料532，如图5b中所示。例如，势垒材料532可为氮化物。势垒材料532可沉积或以其它方式形成于沟槽528及cg凹部530中。可(例如)通过使用机械、化学、激光、蒸汽或光蚀刻工艺部分地移除势垒材料532。可从沟槽528及cg凹部530部分地移除势垒材料532以在cg凹部530中留下势垒材料532中的至少一些以形成邻近于cg106的势垒膜104，如图5c中所示。可使用热磷酸移除经移除的势垒材料532的部分。可通过使用不同温度或浓度的热磷酸，或通过将势垒材料532暴露于热磷酸达不同的时间量来控制所述工艺之后剩余的势垒材料532的大小或形状。

可(例如)通过使用原位蒸汽产生工艺(issg)来生长电介质108)在势垒膜104上形成电介质108的第二层(其可为或可不为与第一层相同的电介质材料)，如图5d所示。沟槽528及cg凹部530可至少部分地填充有电荷存储材料534，如图5e中所示。电荷存储材料534可为导电掺杂的多晶硅。电荷存储材料534可经沉积以至少部分地填充cg凹部530。可至少部分地移除电荷存储材料534，如图5f中所示。可从沟槽528及cg凹部530至少部分地移除电荷存储材料534，且电荷存储材料534的剩余部分可留在cg凹部530中以便形成fg102。可使用certas^tm(例如，蒸汽氨)、氟化铵与硝酸混合物(nh4f-hno3)、臭氧(o3)或氢氟酸(hf)混合物或循环(例如，可将暴露表面暴露于臭氧以产生氧化(例如，使氧化)表面且可将所述经氧化的表面暴露于氢氟酸以移除所述氧化物)、氢氟酸与硝酸混合物(hf-hno3)、氢氟酸与过氧化氢混合物(hf-h2o2)或四甲基氢氧化铵(tmah)工艺来移除电荷存储材料534的部分。用于移除电荷存储材料534的部分的工艺可依据对电荷存储材料534的掺杂。例如，如果电荷存储材料534为n型多晶硅，那么可将tmah工艺用于移除电荷存储材料534的部分。

电介质108的第三层(例如，隧道氧化物)可形成(例如，生长)于fg102上，且支柱110可形成在沟槽528中，如图5g中所示。形成支柱110可包含在沟槽528的暴露表面(例如，沟槽528的侧壁)上形成衬里(例如，多晶硅衬里)。所述衬里可保护或遮蔽电介质108使之免受下游工艺。可将沟槽528的底部中的电介质108(例如，多晶硅衬里)穿通或以其它方式移除以便允许与衬底522或通道1138的电接触(参见图11)。如图5g中所示，可形成支柱110以至少部分地填充沟槽528。由所述技术形成的垂直存储器500可包含实质上类似于图3中所展示的垂直存储器单元300的存储器单元，其中fg102的第一尺寸312a及势垒膜104的第一尺寸312b小于cg106的第一尺寸312c。图5g展示具有两个垂直存储器串的垂直存储器500，每一垂直存储器串包含两个存储器单元。

图6a到j展示制造垂直存储器600的技术的实例。图6a中的垂直存储器600可实质上类似于图5a中所展示的无电介质108的垂直存储器600。电介质108的层可形成于沟槽528的侧壁上及邻近于凹部530的cg106的暴露表面上。如图6b中所示，可(例如)通过使用氢氟酸将电介质108的部分从沟槽528的侧壁及cg凹部530的暴露表面移除。替代地，电介质108可(例如)通过原位蒸汽产生(issg)工艺生长于cg106的暴露部分上。此技术可将邻近于cg106的电介质108留在相应cg凹部530中，电介质108具有实质上等于cg106的对应尺寸(例如，高度)的尺寸(例如，高度)。沟槽528及cg530凹部可至少部分填充有势垒材料532以将势垒材料532提供于cg凹部530的暴露表面上及沟槽528的侧壁上，如图6c中所示。

沟槽528及cg凹部530可至少部分地填充有牺牲材料636。如图6d中所示，牺牲材料636可沉积或以其它方式形成于沟槽528及cg凹部530中的势垒材料532上。可使用原子层沉积(ald)工艺、高纵横比工艺(harp)或其它工艺来沉积牺牲材料636。牺牲材料636可为多晶硅、氧化物、正硅酸乙酯(teos)、有机物(例如碳底抗反射涂层(barc)或抗蚀剂)、氮化物、其掺杂版本或其组合。牺牲材料636可在以下技术中有用，在所述技术中，如果不使用牺牲材料636，那么下游工艺(例如，磷酸势垒材料移除)可能损坏原本将变成fg102的材料。可从沟槽528至少部分地移除牺牲材料636，从而将一些牺牲材料636留在cg凹部530中，如图6e中所示。当所述牺牲材料636包括多晶硅时，tmah、氨(nh4oh)或蒸汽氨工艺可用于至少部分地移除牺牲材料636。当牺牲材料636包括通过ald或其它工艺来沉积的氧化物或氮化物时，氢氟酸或热磷酸可用于至少部分地移除牺牲材料636。当牺牲材料636包括teos或harp材料时，氢氟酸可用于至少部分地移除牺牲材料636。当所述牺牲材料包括barc或抗蚀剂时，各向异性干式蚀刻或等离子干式剥离(例如，“除渣”)可用于至少部分地移除牺牲材料636。

可蚀刻势垒材料532以从沟槽528及cg凹部530至少部分地移除势垒材料532。如图6f中所示，所述蚀刻可形成邻近于相应cg凹部530中的电介质108的势垒膜104，势垒膜104具有实质上等于邻近于凹部530的cg106的对应尺寸(例如，高度)的尺寸(例如，高度)。牺牲材料636可抵抗移除工艺以便受保护而免于所述移除工艺。所述移除工艺可包含化学蚀刻，所述化学蚀刻包含选择性地移除势垒材料532的部分而不移除电介质108或垂直存储器600的其它部分的化学品(例如，热磷酸)。可移除牺牲材料636，如图6g中所示。

电介质108的第二层可生长于势垒膜104的暴露表面上，如图6h中所示。相应cg凹部530中的生长电介质108可具有实质上等于邻近于凹部530的cg106的对应尺寸(例如，高度)的尺寸(例如，高度)。

沟槽528及cg凹部530可至少部分地填充有电荷存储材料534，如图6i中所示。可使用保形沉积工艺来填充沟槽528及cg凹部530。可从沟槽528及cg凹部530至少部分地移除电荷存储材料534。可将一些电荷存储材料534留在cg凹部530中。留下的电荷存储材料534可形成fg102。相应cg凹部530中的fg102可具有实质上等于邻近于cg凹部530的cg106的对应尺寸(例如，高度)的尺寸(例如，高度)，如图6j中所示。如图6k中所示，电介质108的第三层(其可为或可不为第一及/或第二层中使用的相同类型的电介质)及支柱110可形成(例如，生长)于沟槽528中。由所述技术所形成的垂直存储器600可包含实质上类似于图3中所展示的垂直存储器单元300的存储器单元。

图7a到d说明形成垂直存储器700的另一技术。所述技术可包含关于图6a到c所描述的工艺。垂直存储器(例如，图6c中所描述的垂直存储器600)可具有形成于沟槽528及cg凹部530中的势垒材料532上的电介质108的第二层。可至少部分地移除电介质108的所述第二层，如图7a中所示。如图7b所示，沟槽528及cg凹部530可至少部分地填充有电荷存储材料534(例如，使得电荷存储材料534位于电介质108的所述第二层上)。可从沟槽528至少部分地移除电荷存储材料534以形成fg102，如图7c中所示。如图7d所示，可至少部分地移除势垒材料532(例如通过使用热磷酸)，且电介质108的第三层可形成于沟槽528及cg凹部530的暴露表面上。可使用沉积工艺来形成电介质108的第三层(例如，高温氧化物)。电介质108可形成隧道氧化物。支柱110可形成于沟槽528中，如图5g中所示。

可填充图6c中所描绘的垂直存储器600(例如，通过使用ald工艺)。ald工艺可使用电介质108a来填充cg凹部530及至少部分地填充沟槽528，如图8a中所示。可移除沟槽528中的电介质108a中的至少一些。可使得电介质108a实质实质上与沟槽528中的势垒材料532齐平，如图8b中所示。图8c展示通过凭借原位蒸汽产生(issg)工艺将势垒材料532转换成电介质而移除势垒材料532之后的垂直存储器800。此工艺可移除势垒材料532的部分，例如通过将势垒材料532的部分转换成电介质108。图8d展示已使用湿化学(例如，氢氟酸)回蚀电介质108a之后的垂直存储器800。可选择性地将从issg工艺所产生的电介质108蚀刻成cg凹部530中的电介质材料108a。侧壁上的电介质108(例如，使用issg工艺转换成氧化物的氮化物)可比其它电介质108a更慢地蚀除。fg102可形成于cg凹部530中以形成包含实质上类似于图1的存储器的存储器单元的垂直存储器800。此垂直存储器可包含fg102，fg102包含延伸到沟槽528中以与沟槽528中的电介质108齐平的更大尺寸(例如，长度)。

替代地，可使用热磷酸来蚀刻图8c中所描绘的垂直存储器800。热磷酸可蚀刻电介质108a及108及势垒材料532以在cg凹部530中形成势垒膜104，如图8e中所示。电介质108可比电介质108a更能抵抗热磷酸蚀刻。例如，将电介质108暴露于热磷酸达一分钟可移除的电介质108少于通过将电介质108a暴露于相同热磷酸达相同时间量将移除的电介质108a。电介质108可邻近于势垒膜104而形成且fg102可邻近于电介质108而形成。图8f中描绘所得结构。

图9展示垂直存储器900的实例，可使用与对应于图7a到d的存储器单元的实质上相同的技术来形成垂直存储器900。可生长形成隧道氧化物的电介质108。此生长可包含使用issg工艺。使用此工艺可将硅转换成氧化物，例如，将fg102的一些转换成氧化物。此工艺可圆化fg102的隅角或移除fg102邻近于阶层电介质524的一部分，如图9中所示。此工艺可改变形成于fg102上的后续材料(例如，电介质108及支柱110)的几何形状，如图9所示。

图10a到b展示形成垂直存储器1000的技术的实例。垂直存储器1000可包含实质上类似于图6b中所描绘的垂直存储器600的结构。势垒材料532可沉积于沟槽528的侧壁上及沉积于cg凹部530之内，如图10a所示。可将存储器1000氧化(例如通过使用issg工艺)以将势垒材料532的部分转换成电介质108(例如，氮氧化物电介质)。图10b中展示所得结构的实例。可移除所述电介质108且移除剩余势垒材料532中的一些以便形成势垒材料104，如图6g中所示。可使用实质上类似于图6h到k中所描绘的技术的技术来形成存储器单元1000的剩余部分以便形成实质上类似于图6k中所描绘的垂直存储器600的垂直存储器1000。

图11展示存储器阵列1100的实例。在存储器阵列1100中，可通过通道1138来将存储器单元1142a到1142c电耦合。可将通道1138电耦合到一或多个数据线接触件1140a到1140b。存储器阵列1100的存储器单元1142a到1142d可实质上类似于本文中所论述的存储器单元，例如图2、5g、6k、7d、9或10b中所展示的存储器单元。

与包含于一个以上的侧上邻近于fg的势垒膜(例如，氮化物)的存储器单元相关联的问题可为电荷捕获于所述氮化物不使fg与cg分离的部分中(例如，捕获于所述氮化物并非直接介于fg与cg之间的部分中)。并且，捕获的电荷可沿igd迁移，例如，通过编程、擦除或温度循环。相对于在氮化物中不具有此电荷捕获的存储器单元，此电荷捕获或移动可改变存储器单元的阈值电压(vt)或使递增阶跃脉冲编程(ispp)降级。

可通过包含仅邻近于fg的表面的氮化物(例如，通过包含实质上呈矩形且并非“u”形的氮化物)来至少部分地消除氮化物上的此电荷捕获或迁移。此配置可包含电荷捕获于fg上而非氮化物上。

一或多个实施例的优点可包含减少存储器单元中擦除饱和的发生。另一优点可包含归因于消除制造中的变动源(例如，氮化物以不规则形状包覆cg凹部或阶层氧化物的隅角)而改善fg与cg之间的对准。而可由等离子增强化学气相沉积(pecvd)工艺(其可实质上为均匀堆叠沉积工艺)来界定fg的形状及大小。

存储器单元的编程及擦除性质随栅极耦合率而变，所述栅极耦合率随存储器单元的fg与cg之间的电容而变。在包覆氮化物的情形中(如图1中所示)，所述电容随cg106及fg102a的相对表面之间的距离及fg的顶部及底部表面与邻近于其氮化物之间的距离而变，如图1中的箭头所示。在包含平面势垒膜104b的存储器单元200的情形中(如图2中所示)，可减少或消除igd与fg之间产生的电容，以便使所述电容随fg102b的表面与cg106的相对表面之间的距离而变。此配置可减少栅极耦合率的变动源，以便改善存储器单元编程及擦除性能的均匀性。具有经改善的fg与cg对准的装置可包含经改良的vgvt。另一优点可包含减少ispp降级问题或维持足够低的vt，例如，通过经由减少捕获于氮化物上的电荷而减少由循环导致的vt偏移。

另一优点可包含通道长度与存储器单元第一尺寸的增大的比率，此配置可增加相应存储器单元的可靠性。

以上描述及图式说明本发明的一些实施例以使所属领域的技术人员能实践本发明的实施例。其它实施例可并有结构变化、逻辑变化、电变化、工艺变化及其它变化。实例仅代表可能的变动。一些实施例的部分及特征可包含入其它实施例的部分及特征中或取代其它实施例的部分及特征。所属领域的技术人员在阅读及理解以上描述之后将明白许多其它实施例。