低损耗半导体功率器件的制作方法

本发明属于半导体技术领域，特别是涉及一种低损耗半导体功率器件。

背景技术：

功率器件包括功率ic和功率分立器件，功率分立器件则主要包括功率mosfet、大功率晶体管和igbt等半导体器件，功率器件几乎用于所有的电子制造业，所应用的产品包括计算机领域的笔记本、pc、服务器、显示器以及各种外设；网络通信领域的手机、电话以及其它各种终端和局端设备；消费电子领域的传统黑白家电和各种数码产品；工业控制类中的工业pc、各类仪器仪表和各类控制设备等。除了保证这些设备的正常运行以外，功率器件还能起到有效的节能作用。由于电子产品的需求以及能效要求的不断提高，中国功率器件市场一直保持较快的发展速度。

功率半导体器件是电力电子电路的重要组成部分，一个理想的功率半导体器件应该具有好的静态和动态特性，在截止状态时能承受高电压且漏电流要小，在导通状态时，能流过大电流和很低的管压降，在开关转换时，具有短的开、关时间；通态损耗、断态损耗和开关损耗均要小。同时能承受高的di/dt和du/dt以及具有全控功能。

现有的功率器件具有极快的开关特性，实现更高的功率转换效率，但在功率器件断开和闭合过程中，栅极易产生震荡，为了抑制这种震荡，通常在功率器件中串入电阻来减小震荡，但这导致整个功率器件的损耗增大。

技术实现要素：

针对上述技术问题，本发明中提出了一种低损耗半导体功率器件，在栅极设置有分流电路，当栅电压震荡过大时，电压通过分流电路导流，避免栅电压震荡，同时降低了功率器件的损耗。

为了实现根据本发明的这些目的和其它优点，提供了一种低损耗半导体功率器件，包括：

第一导电型的衬底，其底端配置有mos功率器件的漏极，所述衬底上端配置有第一导电型的外延层；

第二导电型的沟道，其间隔配置在所述外延层中；

第二导电型的体区，其配置在所述沟道和外延层上部，其中，所述体区至少覆盖在两个相邻所述沟道的上端形成相邻体区，所述体区内配置有第一导电型的源极，所述相邻体区之间的上端配置有栅极；

其中，所述沟道中至少存在两个未被所述体区覆盖的第一独立沟道和第二独立沟道，所述第一独立沟道上部配置有第一pn结，所述外延层上端绝缘配置有第一电阻，所述第一pn结的阳极与所述栅极连接，所述第一pn结的阴极通过所述第一电阻与所述源极共接。

优选的，所述外延层上端还绝缘配置有第二电阻，其与所述栅极导电连接。

优选的，所述第二独立沟道上部配置有第二pn结，所述第二电阻通过所述第二pn结与所述栅极导电连接，所述第二电阻与所述第二pn结的阳极连接，所述第二pn结的阴极与所述栅极连接。

优选的，所述第一pn结的阳极连接在所述第二pn结和所述栅极的共接端。

优选的，所述第一独立沟道的上部配置有第一导电型的第一基区，其上部配置有第二导电型的第一区，所述第一基区上端配置有第一导电型的第二区。

优选的，所述第二独立沟道的上部配置有第一导电型的第二基区，其上部配置有第二导电型的第三区，所述第二基区上端配置有第一导电型的第四区。

优选的，所述第一导电型为n型，所述第二导电型为p型，所述第一区为所述第一pn结的阳极，所述第二区为所述第一pn结的阴极，所述第三区为所述第二pn结的阳极，所述第四区为所述第二pn结的阴极。

优选的，所述第一导电型为p型，所述第二导电型为n型，所述第二区为所述第一pn结的阳极，所述第一区为所述第一pn结的阴极，所述第四区为所述第二pn结的阳极，所述第三区为所述第二pn结的阴极。

优选的，所述第一pn结至少为2个，每一个第一pn结独立配置在一个所述第一独立沟道中，每一个第一pn结的阳极与阳极并联、阴极与阴极并联。

本发明至少包括以下有益效果：

1、本发明提出的一种低损耗半导体功率器件，开关速度更快；

2、开关容量更大；

3、功率器件的开关损耗更低。

本发明的其它优点、目标和特征将部分通过下面的说明体现，部分还将通过对本发明的研究和实践而为本领域的技术人员所理解。

附图说明

图1是低损耗半导体功率器件的剖视图；

图2是低损耗半导体功率器件的俯视图；

图3是图2中的局部放大示意图。

具体实施方式

下面结合附图对本发明做进一步的详细说明，以令本领域技术人员参照说明书文字能够据以实施。

应当理解，本发明所使用的诸如“具有”、“包含”以及“包括”术语并不配出一个或多个其它元件或其组合的存在或添加。

同时，为清楚地说明本发明的具体实施方式，说明书附图中所列示意图，放大了本发明所述的层和区域的厚度，且所列图形大小并不代表实际尺寸；说明书附图是示意性的，不应限定本发明的范围。说明书中所列实施例不应仅限于说明书附图中所示区域的特定形状，而是包括所得到的形状如制造引起的偏差等，如刻蚀得到的曲线通常具有弯曲或圆润的特点，在本发明实施例中均以矩形表示。

如图1-3所示，本发明提出的低损耗半导体功率器件，包括：

第一导电型的衬底700，其底端配置有mos功率器件的漏极，所述衬底700上端配置有第一导电型的外延层200，衬底外延层200的材质优选为硅，但不局限于为硅；

第二导电型的沟道100，其间隔配置在所述外延层中，如图1所示，本实施例中仅示出了5个沟道100，其数量多少可根据具体产品设计要求确定，沟道100与外延层200的上端齐平；

第二导电型的体区300，其配置在所述沟道100和外延层200上部，具体的，第二导电型的体区300覆盖设置在若干个沟道100的上部，使得最终第二导电型的体区300与外延层200的上端齐平，其中，所述体区300至少覆盖在两个相邻所述沟道100的上端形成相邻体区，所述体区内配置有第一导电型的源极310，所述相邻体区之间的上端配置有栅极500，从而构成了mos功率器件；

其中，所述沟道100中至少存在两个未被所述体区300覆盖的第一独立沟道110和第二独立沟道120，所述第一独立沟道110上部配置有第一pn结，所述外延层200上端绝缘配置有第一电阻610，所述第一pn结的阳极与所述栅极500通过金属线连接，所述第一pn结的阴极通过所述第一电阻610与所述源极310共接，各极之间以及与电阻之间都是通过金属线连接的，为现有技术，本实施例中没有再叙述。

当功率器件关断时，栅极出现震荡电压，当震荡电压过高时，通过第一pn结导流到源极，通过第一电阻有效减缓吸收了高电压，避免了栅电压震荡，栅极的电压处于正常电压值时，第一pn结截止，电流不会通过第一pn结导流，也不会经过第一电阻消耗，从而降低了功率器件的损耗，提高了功率器件的开关容量，有效消除了栅电压震荡，开关速度更快。

一种实施例中，所述栅极500都是分栅栅极，也就是栅极独立设置在每个体区上端，不连接两个相邻的体区。

一种实施例中，在功率器件的上表面上形成一层绝缘薄膜400，在绝缘薄膜400上形成一层导电膜，刻蚀导电膜和绝缘薄膜，剩余的导电膜成为所述栅极和第一电阻，同时在导电膜上还形成有第二电阻620，所述第二电阻620与所述栅极500连接。

一种实施例中，所述第二独立沟道120上部配置有第二pn结，所述第二电阻620通过所述第二pn结与所述栅极500导电连接，其中，所述第二电阻620与所述第二pn结的阳极连接，所述第二pn结的阴极与所述栅极500连接，第二电阻的另一端与栅极控制端连接。

一种实施例中，所述第一pn结的阳极连接在所述第二pn结阴极和所述栅极500的共接端。

一种实施例中，所述第一独立沟道110的上部配置有第一导电型的第一基区111，如图2和3所示，其上部配置有第二导电型的第一区112，所述第一基区111上端配置有第一导电型的第二区113。

一种实施例中，所述第二独立沟道120的上部配置有第一导电型的第二基区121，其上部配置有第二导电型的第三区122，所述第二基区上端配置有第一导电型的第四区123。

一种实施例中，所述第一导电型为n型，所述第二导电型为p型，所述第一区为所述第一pn结的阳极，所述第二区为所述第一pn结的阴极，所述第三区为所述第二pn结的阳极，所述第四区为所述第二pn结的阴极。

一种实施例中，所述第一导电型为p型，所述第二导电型为n型，所述第二区为所述第一pn结的阳极，所述第一区为所述第一pn结的阴极，所述第四区为所述第二pn结的阳极，所述第三区为所述第二pn结的阴极。

一种实施例中，所述第一pn结至少为2个，每一个第一pn结独立配置在一个所述第一独立沟道中，每一个第一pn结的阳极与阳极并联、阴极与阴极并联，以增强栅极过电压的导流效果，进一步减少栅电压震荡，稳定功率器件的开断特性。

由上所述，本发明提出的一种低损耗半导体功率器件，开关速度更快，开关容量更大、功率器件的开关损耗更低。

尽管本发明的实施方案已公开如上，但其并不仅仅限于说明书和实施方式中所列运用，它完全可以被适用于各种适合本发明的领域，对于熟悉本领域的人员而言，可容易地实现另外的修改，因此在不背离权利要求及等同范围所限定的一般概念下，本发明并不限于特定的细节和这里示出与描述的图例。