半导体结构及其形成方法与流程

本发明涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着半导体器件集成度的提高，晶体管的关键尺寸不断缩小。然而，随着晶体管尺寸的急剧减小，栅介质层厚度与工作电压不能相应改变使抑制短沟道效应的难度加大，使晶体管的沟道漏电流增大。

鳍式场效应晶体管(finfield-effecttransistor,finfet)的栅极成类似鱼鳍的叉状3d架构。finfet的沟道凸出衬底表面形成鳍部，栅极覆盖鳍部的顶面和侧壁，从而使反型层形成在沟道各侧上，可于鳍部的两侧控制电路的接通与断开。

然而，鳍式场效应晶体管的性能不稳定。

技术实现要素：

本发明解决的技术问题是提供一种半导体结构的形成方法，以提高鳍式场效应晶体管性能的稳定性。

为解决上述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供初始基底；图形化所述初始基底，形成基底和位于基底上的鳍部；在所述基底和鳍部上形成介质层，所述介质层内具有开口，所述开口底部暴露出鳍部的部分侧壁和顶部表面；采用钝化离子对所述开口底部暴露出的鳍部的部分侧壁和顶部表面进行钝化处理；在所述钝化处理之后，在所述开口内形成栅极结构。

可选的，所述鳍部侧壁的晶向为＜110＞；所述鳍部顶部表面的晶向为＜100＞。

可选的，所述开口底部鳍部的表面具有悬挂键；所述钝化离子与鳍部中的悬挂键的键合力大于氢离子与鳍部中的悬挂键的键合力。

可选的，所述钝化离子包括：氟离子或者氘离子。

可选的，形成所述介质层之后，所述钝化处理之前，还包括：在所述开口内形成第一牺牲层和位于第一牺牲层上的第二牺牲层。

可选的，所述钝化处理的步骤包括：对所述第二牺牲层进行离子注入工艺；所述离子注入工艺之后，进行第一退火工艺，使得所述离子到达开口底部鳍部的表面处。

可选的，所述钝化离子为氟离子时，所述离子注入工艺的参数包括：注入浓度为1.0e14atm/cm²～1.0e19atm/cm²，注入能量为2千电子伏～～80千电子伏，注入角度为0度～30度。

可选的，所述钝化离子为氘离子时，所述离子注入工艺的参数包括：注入浓度为1.0e14atm/cm²～1.0e19atm/cm²，注入能量为1千电子伏～20千电子伏，注入角度为0度～30度。

可选的，所述第一退火工艺的工艺参数包括：温度为850摄氏度～1100摄氏度，时间为0秒～5秒。

可选的，所述钝化处理的工艺包括：第二退火工艺。

可选的，所述钝化离子为氟离子时，所述第二退火工艺的参数包括：气体包括氟气，气体流量为1标准升/分钟～100标准升/分钟，温度为350摄氏度～850摄氏度，压强为1e5帕～100e5帕，时间为5分钟～300分钟。

可选的，所述钝化离子为氘离子时，所述第二退火工艺的参数包括：气体包括氘气，气体流量为1标准升/分钟～100标准升/分钟，温度为350摄氏度～850摄氏度，压强为1e5帕～100e5帕，时间为5分钟～300分钟。

可选的，形成所述介质层之后，形成所述第一牺牲层之前，所述栅极结构的形成步骤包括：在所述开口内形成界面层和位于界面层上的栅介质层。

可选的，所述界面层的材料包括：氧化硅。

可选的，所述界面层的形成工艺包括：湿法氧化工艺；所述湿法氧化工艺的参数包括：反应气体包括臭氧，所述反应气体的体积分数为0.002～0.1％，时间为50秒～500秒。

可选的，所述栅介质层的材料包括：hfo2、la2o3、hfsion、hfalo2、zro2、al2o3或hfsio4。

可选的，所述栅介质层的材料为hfo2时，所述栅介质层的形成工艺包括：原子层沉积工艺；所述原子层沉积工艺的参数包括：反应气体包括铪源气体和氧源气体，所述铪源气体的流量为300标准毫升/分钟～5000标准毫升/分钟，所述氧源气体的流量为100标准毫升/分钟～3000标准毫升/分钟，沉积温度为25摄氏度～600摄氏度，反应腔室的压强为1毫托～50托，循环周期为15次～35次。

可选的，形成所述栅介质层之后，所述栅极结构的形成步骤还包括：去除第二牺牲层；去除第二牺牲层之后，去除第一牺牲层；去除第一牺牲层之后，在所述栅介质层上形成栅极层。

可选的，所述基底包括：第一区和第二区，所述第一区用于形成nmos晶体管，所述第二区用于形成pmos晶体管；所述开口包括位于第一区介质层内的第一开口以及位于第二区介质层内的第二开口；所述第一开口和第二开口的形成步骤包括：在所述第一区基底上形成第一伪栅结构；在所述第二区基底上形成第二伪栅结构；在所述第一伪栅结构两侧的基底内分别形成第一源漏区；在所述第二区伪栅结构两侧的基底内分别形成第二源漏区；在所述基底、第一源漏区和第二源漏区上、以及第一伪栅结构和第二伪栅结构的侧壁上形成介质层，所述介质层的顶部表面暴露出第一伪栅结构和第二伪栅结构的顶部表面；去除第一伪栅结构，在所述第一区介质层内形成第一开口，所述第一开口底部暴露出第一区鳍部的顶部表面；去除第二伪栅结构，在所述第二区介质层内形成第二开口，所述第二开口底部暴露出第二区鳍部的顶部表面。

相应的，本发明还提供一种采用上述方法形成的一种半导体结构。

与现有技术相比，本发明实施例的技术方案具有以下有益效果：

本发明技术方案提供的半导体结构的形成方法中，采用钝化离子对所述开口底部暴露出的鳍部的部分侧壁和顶部表面进行钝化处理，所述钝化离子易与鳍部表面键合成键合力较强的化学键，使得后续鳍式场效应晶体管在强电场和高温条件下进行工作时，所述较强的化学键不易发生断裂，使得在开口底部的鳍部表面形成的界面陷阱电荷较少，有利于降低半导体器件的不稳定性，提高使用寿命。

进一步，所述第一区用于形成nmos晶体管，后续nmos晶体管在正偏压高温条件下进行工作时，位于第一开口底部鳍部的界面处较强的化学键不易发生断裂，使得第一开口底部的鳍部表面形成的界面陷阱电荷较少，有利于降低nmos晶体管的正偏压温度不稳定性。相应的，所述第二区用于形成pmos晶体管，后续pmos晶体管在负偏压高温条件下进行工作时，位于第二开口底部鳍部界面处较强的化学键不易发生断裂，使得第二开口底部的鳍部表面形成的界面陷阱电荷较少，有利于降低pmos晶体管的负偏压温度不稳定性。

进一步，所述钝化离子还能够填补栅介质层中的缺陷，使得半导体器件的不稳定性降低，从而提高半导体器件的使用寿命。

附图说明

图1是一种半导体结构的形成方法的结构示意图；

图2至图13是本发明半导体结构的形成方法一实施例各步骤的结构示意图。

具体实施方式

半导体结构的形成方法存在诸多问题，例如：鳍式场效应晶体管性能的稳定性较差。

现结合一种半导体结构的形成方法，分析鳍式场效应晶体管性能的稳定性较差的原因：

图1是一种半导体结构的形成方法的结构示意图。

请参考图1，提供初始基底(图中未标出)；图形化所述初始基底，形成基底(图中未标出)和位于基底上的鳍部100，所述基底包括nmos区和pmos区；在所述nmos区基底上形成第一伪栅结构(图中未示出)；在所述pmos区基底上形成第二伪栅结构(图中未示出)；在所述第一伪栅结构两侧的鳍部100内分别形成第一源漏区(图中未标出)；在所述第二伪栅结构两侧的鳍部100内分别形成第二源漏区；在所述基底、鳍部101、第一源漏区和第二源漏区上、以及第一伪栅结构和第二伪栅结构的侧壁上形成介质层101，所述介质层101的顶部表面暴露出第一伪栅结构和第二伪栅结构的顶部表面；去除第一伪栅结构，在所述nmos区的介质层101内形成第一开口102，所述第一开口102底部暴露出nmos区鳍部100的部分侧壁和顶部表面；去除第二伪栅结构，在所述pmos区的介质层101内形成第二开口103，所述第二开口103底部暴露出pmos区鳍部100的部分侧壁和顶部表面；在所述第一开口102和第二开口103的侧壁和底部表面形成界面层104；在所述界面层104上和介质层101的顶部表面形成栅介质层105。

然而，采用上述方法制备的半导体结构性能较差，原因在于：

所述方法中，所述鳍部100侧壁的晶向为：＜110＞，使得第一开口102和第二开口103底部鳍部100的侧壁界面态均较差。所述nmos区用于形成nmos晶体管，所述第一开口102底部鳍部100的侧壁界面态较差，使得nmos晶体管在正偏压和高温条件下进行工作时，易发生正偏压温度不稳定性，从而导致nmos晶体管的使用寿命较短。相应的，所述pmos区用于形成pmos晶体管，所述第二开口102底部鳍部100的侧壁界面态较差，使得pmos晶体管在负偏压和高温条件下进行工作时，易发生负偏压温度不稳定性，从而导致pmos晶体管的使用寿命较短。

形成所述第一开口102和第二开口103之后，在所述第一开口102和第二开口103内形成界面层104。在所述界面层104的工艺制程中引入大量的氢，而所述氢易与第一开口102和第二开口103底部鳍部100中的悬挂键键合成硅氢键。当nmos晶体管在正偏压高温条件下进行工作时，位于第一开口102底部界面层104与鳍部100界面处的硅氢键易发生断裂，使得第一开口102底部界面层104与鳍部100界面处形成的界面陷阱电荷较多，使得nmos晶体管的正偏压温度不稳定性加剧，进一步降低nmos晶体管的使用寿命。相应的，当pmos晶体管在负偏压高温条件下进行工作时，位于第二开口103底部界面层104与鳍部100界面处的硅氢键易发生断裂，使得第二开口103底部界面层104与鳍部100界面处形成的界面陷阱电荷较多，使得pmos晶体管的负偏压温度不稳定性加剧，进一步降低pmos晶体管的使用寿命。

形成所述界面层104之后，在所述第一开口102和第二开口103内的界面层104上形成栅介质层105。所述栅介质层105的材料为高k介质材料，所述高k介质材料是指介电常数大于3.9的材料。所述高k介质材料通常采用原子层沉积工艺形成，然而，采用所述原子层沉积工艺形成的所述栅介质层105中存在氧空位，所述氧空位将导致半导体器件的性能不稳定。具体的，位于第一开口102内的栅介质层105中的氧空位，将导致nmos晶体管的正偏压温度不稳定性加剧，进一步降低nmos晶体管的使用寿命；位于第二开口103内的栅介质层105中的氧空位，将导致pmos晶体管的负偏压温度不稳定性加剧，进一步降低pmos晶体管的使用寿命。

为解决所述技术问题，本发明提供了一种半导体结构的形成方法，包括：形成所述基底和位于基底上的鳍部；在所述基底和鳍部上形成所述介质层，所述介质内具有所述开口；采用钝化离子对所述开口底部暴露出的鳍部的部分侧壁和顶部表面进行钝化处理。所述方法中，所述钝化离子易与开口底部的鳍部表面键合成键合力较强的化学键，使得后续鳍式场效应晶体管在强电场和高温条件下进行工作时，所述较强的化学键不易断裂，在开口底部的鳍部表面形成的界面陷阱电荷较少，有利于减低半导体器件的不稳定性，提高使用寿命。

为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图2至图13是本发明半导体结构的形成方法一实施例各步骤的结构示意图。

请参考图2，提供初始基底200。

在本实施例中，所述初始基底200的材料为硅。在其他实施例中，所述初始基底的材料包括：锗、硅锗、绝缘体上硅或绝缘体上锗。

所述初始基底200用于后续形成基底和位于基底上的鳍部。

请参考图3，图形化所述初始基底200，形成基底201和位于基底201上的鳍部202。

所述基底201以及所述鳍部202为后续工艺提供工作平台。

所述基底201包括第一区a和第二区b，所述第一区a用于形成nmos晶体管；所述第二区b用于形成pmos晶体管。

在本实施例中，所述鳍部202之间的基底201上具有隔离层(图中未示出)，所述隔离层的顶部表面低于所述鳍部202的顶部表面，且覆盖部分所述鳍部202的部分侧壁。

在本实施例中，所述隔离层的材料为：氧化硅。在其他实施例中，所述隔离层的材料包括：氮氧化硅。

请参考图4，在所述第一区a基底201上具有第一伪栅结构203；在所述第二区b基底201上形成第二伪栅结构204。

所述第一伪栅结构203包括：位于第一伪栅介质层(图中未示出)以及位于第一伪栅介质层上的第一伪栅极层(图中未标出)。

所述第一伪栅介质层的材料包括：氧化硅；所述第一伪栅极层的材料包括：硅。

所述第二伪栅结构204包括：位于第二伪栅介质层(图中未示出)以及位于第二伪栅介质层上的第二伪栅极层(图中未标出)。

所述第二伪栅介质层的材料包括：氧化硅；所述第二伪栅极层的材料包括：硅。

请继续参考图4，在所述第一伪栅结构203两侧的鳍部202内分别形成第一源漏区205；在所述第二伪栅结构204两侧的鳍部202内分别形成第二源漏区206。

所述第一源漏区205的形成步骤包括：在所述第一伪栅结构203两侧的鳍部202内形成第一开口；在所述第一开口内外延生长形成第一外延层；对所述第一外延层进行n型离子掺杂，形成第一源漏区205。

所述第二源漏区206的形成步骤包括：在所述第二伪栅结构204两侧的鳍部202内形成第二开口；在所述第二开口内外延生长形成第二外延层；对所述第一外延层进行p型离子掺杂，形成第二源漏区。

请继续参考图4，在所述基底201、鳍部202、第一源漏区205和第二源漏区206上、以及第一伪栅结构203和第二伪栅结构204的侧壁上形成介质层207，所述介质层207的顶部表面暴露出第一伪栅结构203和第二伪栅结构204的顶部表面。

所述介质层207的形成步骤包括：在所述基底201、鳍部202、第一源漏区205和第二源漏区206上、以及第一伪栅结构203、第二伪栅结构204的侧壁和顶部表面形成介质膜；平坦化所述介质膜，直至暴露出第一伪栅结构203和第二伪栅结构204的顶部表面，形成介质层207。

所述介质膜的形成工艺包括：化学气相沉积工艺。所述介质膜的材料包括：氧化硅。相应的，所述介质层的材料包括：氧化硅。

请参考图5，去除第一伪栅结构203(如图4所示)，在所述第一区a介质层207内形成第一开口208，所述第一开口208底部暴露出第一区a鳍部202的部分侧壁和顶部表面；去除第二伪栅结构204(如图4所示)，在所述第二区b介质层207内形成第二开口209，所述第二开口209底部暴露出第二区b鳍部202的部分侧壁和顶部表面。

去除第一伪栅结构203的步骤包括：去除第一伪栅极层；去除所述第一伪栅极层之后，去除第一伪栅介质层。

在本实施例中，去除第一伪栅极层的工艺为：湿法刻蚀工艺，所述湿法刻蚀工艺采用的刻蚀剂包括：四甲基氢氧化铵(tmah)。

在其他实施例中，去除第一伪栅极层的工艺包括：先干法刻蚀工艺去除部分的第一伪栅极层，再湿法刻蚀工艺去除剩余部分的第一伪栅极层。所述干法刻蚀工艺包括硅钴镍清洗(siconiclean)工艺。

去除第一伪栅介质层的工艺包括：各向异性干法刻蚀工艺。

所述第一开口208底部暴露出的第一区a鳍部202的顶部表面的晶向为：＜100＞，使得所述第一开口208底部暴露出的第一区a鳍部202的顶部表面的界面态较好，有利于降低nmos晶体管的正偏压温度不稳定性，提高nmos晶体管的使用寿命。

所述第一开口208底部暴露出的第一区a鳍部202的部分侧壁的晶向为：＜110＞，使得所述第一开口208底部暴露出的第一区a鳍部202的部分侧壁的界面态较差。后续通过钝化处理，改善所述第一开口208底部暴露出的第一区a鳍部202的部分侧壁的界面态，从而降低nmos晶体管的正偏压温度不稳定性，提高nmos晶体管的使用寿命。

所述第一开口208用于后续容纳界面层、栅介质层、第一牺牲层、第二牺牲层、功函数层和第一栅极层。去除第二伪栅结构204的步骤包括：去除第二伪栅极层；去除所述第二伪栅极层之后，去除第二伪栅介质层。

在本实施例中，去除第二伪栅极层的工艺为：湿法刻蚀工艺，所述湿法刻蚀工艺采用的刻蚀剂包括：四甲基氢氧化铵(tmah)。

在其他实施例中，去除第二伪栅极层的工艺包括：先干法刻蚀工艺去除部分的第二伪栅极层，再湿法刻蚀工艺去除剩余部分的第二伪栅极层。所述干法刻蚀工艺包括硅钴镍清洗(siconiclean)工艺。

去除第二伪栅介质层的工艺包括：各向异性干法刻蚀工艺。

所述第二开口209底部暴露出的第二区b鳍部202的顶部表面的晶向为：＜100＞，使得所述第二开口209底部暴露出的第二区b鳍部202的顶部表面的界面态较好，有利于降低pmos晶体管的负偏压温度不稳定性，提高pmos晶体管的使用寿命。

所述第二开口209底部暴露出的第二区b鳍部202的部分侧壁的晶向为：＜110＞，使得所述第二开口209底部暴露出的第二区b鳍部202的部分侧壁的界面态较差。后续通过钝化处理，改善所述第二开口209底部暴露出的第二区b鳍部202的部分侧壁的界面态，从而降低pmos晶体管的负偏压温度不稳定性，提高pmos晶体管的使用寿命。

所述第二开口209用于后续容纳界面层、栅介质层、第一牺牲层、第二牺牲层、功函数层和第二栅极层。

后续对第一开口208和第二开口209底部暴露出的鳍部202的部分侧壁和顶部表面进行钝化处理，具体请参考图6至图9。

形成所述第一开口208和第二开口209之后，所述钝化处理之前，还包括：在所述第一开口208和第二开口209内形成界面层和栅介质层。具体请参考图6。

请参考图6，在所述第一开口208、第二开口209的侧壁和底部表面形成界面层210；在所述界面层210以及介质层207的顶部表面形成栅介质层211。

所述界面层210的材料包括：氧化硅。

在本实施例中，所述界面层210的形成工艺为：湿法氧化工艺；所述湿法氧化工艺的参数包括：反应气体包括臭氧，所述反应气体的体积分数为0.002～0.1％，时间为50秒～500秒。

所述界面层210的工艺制程中，引入大量的氢。后续采用钝化离子对第一开口208和第二开口209底部暴露出的鳍部202的部分侧壁和顶部表面进行钝化处理时，所述钝化离子较氢易与第一开口208和第二开口209底部鳍部202界面处的悬挂键键合成键合力较强的化学键，使得与第一开口208和第二开口209底部鳍部202界面处的悬挂键键合的氢离子较少，进而使得后续半导体器件在工作时，第一开口208和第二开口209底部鳍部202界面处的界面陷阱电荷较少，有利于降低器件的不稳定性，提高使用寿命。

在其他实施例中，所述界面层的形成工艺包括干法氧化工艺；所述干法氧化工艺的参数包括：反应气体包括氧气，保护气体包括氮气，所述反应气体和保护气体的流量比为1/20～1/5，温度为700摄氏度～1000摄氏度，时间为5秒～500秒，压强为50托～300托。

所述介质层211的材料包括：hfo2、la2o3、hfsion、hfalo2、zro2、al2o3或hfsio4。

在本实施例中，所述栅介质层211的材料为hfo2时，所述栅介质层的形成工艺包括：原子层沉积工艺；所述原子层沉积工艺的参数包括：反应气体包括铪源气体和氧源气体，所述铪源气体的流量为300标准毫升/分钟～5000标准毫升/分钟，所述氧源气体的流量为100标准毫升/分钟～3000标准毫升/分钟，沉积温度为25摄氏度～600摄氏度，反应腔室的压强为1毫托～50托，循环周期15次～35次。

采用原子层沉积工艺形成所述栅介质层211时，所述栅介质层211中存在氧空位，后续采用钝化离子对第一开口208和第二开口209底部暴露出的鳍部202的部分侧壁和顶部表面进行钝化处理时，所述钝化离子还能够填补栅介质层211中的氧空位，有利于降低器件的不稳定性，提高使用寿命。

形成所述界面层210和栅介质层211之后，采用钝化离子对第一开口208和第二开口209底部暴露出的鳍部202的部分侧壁和顶部表面进行钝化处理之前，还包括：在所述第一开口208和第二开口209内形成第一牺牲层和位于第一牺牲层上的第二牺牲层。具体请参考图7至图8。

请参考图7，在所述栅介质层211上形成第一牺牲层212。

在本实施例中，所述第一牺牲层212的材料为：tin。在其他实施例中，所述第一牺牲层的材料包括：tisin、tan、tasin。

所述第一牺牲层212的形成工艺包括：沉积工艺，如等离子体化学气相沉积工艺、原子层沉积工艺或低压化学气相沉积工艺。

所述第一牺牲层212用于后续去除第二牺牲层时，保护栅介质层211。

请参考图8，在所述第一牺牲层212上形成第二牺牲层213。

在本实施例中，所述第二牺牲层213的材料为：多晶硅。在其他实施例中，所述第二牺牲层213的材料包括：氮化硅、氮氧化硅。

所述第二牺牲层213的材料为半导体材料，使得后续对第二牺牲层213进行离子注入工艺处理时，不易发生溅射，有利于后续较多的钝化离子进入到界面层210和栅介质层211内、以及第一开口208和第二开口209底部鳍部202顶部表面的界面处，使得所述钝化离子改善半导体器件不稳定性的能力较强，有利于提高半导体器件的使用寿命。

所述第二牺牲层213的形成工艺包括：沉积工艺，如等离子体化学气相沉积工艺、原子层沉积工艺或低压化学气相沉积工艺。

形成所述第二牺牲层213之后，采用钝化离子对第一开口208和第二开口209底部暴露出的鳍部202的部分侧壁和顶部表面进行钝化处理。

在本实施例中，所述钝化处理的步骤包括：对所述第二牺牲层213进行离子注入工艺；所述离子注入工艺之后，进行第一退火工艺，使所述钝化离子进入栅介质层211和界层层210内、以及第一开口208和第二开口209底部鳍部202顶部表面的界面处，具体请参考图9。

所述钝化离子与鳍部202中的悬挂键的键合力大于氢离子与鳍部202中的悬挂键的键合力。所述钝化离子包括：氟离子或者氘离子。

请参考图9，对所述第二牺牲层213进行离子注入工艺。

所述钝化离子为氟离子时，所述离子注入工艺的参数包括：注入浓度为1.0e14atm/cm²～1.0e19atm/cm²，注入能量为2千电子伏～～80千电子伏，注入角度为0度～30度。

所述钝化离子为氘离子时，所述离子注入工艺的参数包括：注入浓度为1.0e14atm/cm²～1.0e19atm/cm²，注入能量为1千电子伏～20千电子伏，注入角度为0度～30度。

所述钝化离子没有直接注入到第一开口208和第二开口209底部暴露出的鳍部202的部分侧壁和顶部表面的原因在于：所述离子注入工艺的注入能量较高，若所述钝化离子直接注入到第一开口208和第二开口209底部暴露出的鳍部202的部分侧壁和顶部表面，将造成栅介质层211、界面层210以及第一开口208和第二开口209底部暴露出的鳍部202的晶格损伤，不利于提高半导体器件稳定性。

所述钝化离子注入到第二牺牲层213与第一牺牲层212的界面处，使得所述栅介质层211、界面层210以及第一开口208和第二开口209底部的鳍部的晶格均不受到损伤，后续通过第一退火工艺，使得所述钝化离子进入栅介质层211和界面层210内、以及第一开口208和第二开口209底部鳍部202的界面处。所述钝化离子不但能够填补栅介质层211内的氧空位，还能够改善第一开口208和第二开口209底部鳍部202的界面态，进而提高半导体器件的稳定性，延长使用寿命。

所述离子注入工艺之后，进行第一退火工艺。

所述第一退火工艺，用于使得所述钝化离子到达栅介质层211和界面层210内、以及第一开口208和第二开口209底部鳍部202的界面处。

在本实施例中，所述第一退火工艺的参数包括：温度为850摄氏度～1100摄氏度，时间为0秒～5秒。

在其他实施例中，所述第一退火工艺包括：激光退火工艺。

所述第一退火工艺之后，所述钝化离子到达栅介质层211和界面层210内、以及第一开口208和第二开口209底部鳍部202的界面处。

界面层210中的所述钝化离子与第一开口208底部鳍部202中的悬挂键键合成键合力较强的化学强，使得后续nmos晶体管在正偏压和高温条件下的工作时，所述较强的化学键不易断裂，使得所述第一开口208底部鳍部202的界面处形成界面陷阱电荷较少，有利于降低nmos晶体管的正偏压温度不稳定性，提高nmos晶体管的使用寿命。相应的，所述界面层210中的所述钝化离子与第二开口209底部鳍部202中的悬挂键键合成键合力较强的化学强，使得后续pmos晶体管在负偏压和高温条件下的工作时，所述较强的化学键不易断裂，使得所述第二开口209底部鳍部202的界面处形成界面陷阱电荷较少，有利于降低pmos晶体管的负偏压温度不稳定性，提高pmos晶体管的使用寿命。

栅介质层211内的所述钝化离子用于填补栅介质层211内的氧空位，从而能够降低器件的不稳定性。具体的，所述钝化离子能够填补第一开口208内栅介质层211的氧空位，使得后续nmos晶体管在正偏压和高温条件下的工作时，有利于降低所述nmos晶体管的正偏压温度不稳定性，提高nmos晶体管的使用寿命。相应的，所述钝化离子能够填补第二开口209内栅介质层211的氧空位，使得后续pmos晶体管在负偏压和高温条件下的工作时，有利于降低所述pmos晶体管的负偏压温度不稳定性，提高pmos晶体管的使用寿命。

所述第一开口208和第二开口209底部鳍部表面界面处的所述钝化离子，能够改善第一开口208和第二开口209底部鳍部的界面态，从而能够降低半导体器件性能的不稳定性，提高半导体器件的使用寿命。

在其他实施例中，所述钝化处理的工艺包括：第二退火工艺。

所述钝化离子为氟离子时，所述第二退火工艺的参数包括：气体包括氟气，气体流量为1标准升/分钟～100标准升/分钟，温度为350摄氏度～850摄氏度，压强为1e5帕～100e5帕，时间为5分钟～300分钟。

所述钝化离子为氘离子时，所述第二退火工艺的参数包括：气体包括氘气，气体流量为1标准升/分钟～100标准升/分钟，温度为350摄氏度～850摄氏度，压强为1e5帕～100e5帕，时间为5分钟～300分钟。

通过第二退火工艺，使得所述钝化离子到达栅介质层和界面层内、以及第一开口和第二开口底部鳍部的界面处。其中，界面层中的所述钝化离子与第一开口和第二开口底部鳍部中的悬挂键键合成键合力较强的化学强，使得后续在mos晶体管的操作过程中，在强电场的作用下，所述较强的化学键不易断裂，形成界面陷阱电荷较少；而栅介质层内的所述钝化离子用于填补栅介质层内的氧空位，有利于降低器件的不稳定性；第一开口和第二开口底部鳍部界面处的钝化离子能够改善第一开口和第二开口底部鳍部的界面态，从而降低半导体器件的性能不稳定性，提高器件的使用寿命。

请参考图10，去除第二牺牲层213；去除所述第二牺牲层213之后，去除第一牺牲层212。

去除第二牺牲层213的工艺包括：干法刻蚀工艺或者湿法刻蚀工艺。

去除第二牺牲层213的过程中，所述第一牺牲层212保护所述栅介质层211。

在本实施例中，所述第一牺牲层212的材料为：tin，但是，经离子注入工艺处理的tin的功函数值已发生变化，且功函数值难以控制，因此，在第一开口208和第二开口209内形成功函数层之前，去除第一牺牲层212。

去除第一牺牲层212的工艺包括：干法刻蚀工艺或者湿法刻蚀工艺。

去除第一牺牲层212之后，暴露出栅介质层211的顶部表面。

请参考图11，在所述栅介质层211上形成第一功函数膜214。

所述第一功函数膜214的材料包括：tin。

所述第一功函数膜214的形成工艺包括：沉积工艺，如等离子体化学气相沉积工艺、原子层沉积工艺或低压化学气相沉积工艺。

所述第一功函数膜214用于阻挡后续在第一功函数膜214上形成的第二功函数膜中的离子扩散至沟道。

请参考图12，在所述第一功函数膜214上形成初始第二功函数膜215。

初始第二功函数膜215的材料包括：tial。

所述初始第二功函数膜215的形成工艺包括：沉积工艺，如等离子体化学气相沉积工艺、原子层沉积工艺或低压化学气相沉积工艺。

所述初始第二功函数膜215用于后续形成第二功函数膜。

请参考图13，去除第二区b介质层207上、以及第二开口209的侧壁和底部表面的初始第二功函数膜215，在所述第一区a介质层207上、以及第一开口208的侧壁和底部表面形成第二功函数膜(图中未标出)；在所述第二功函数膜和第二区b栅介质层211上形成第三功函数膜216。

位于第一区a的第一功函数膜214、第二功函数膜和第三功函数膜216作为第一区a器件的第一功函数层。

所述第一功函数层用于调节第一区a器件的阈值电压。

位于第二区b的第一功函数膜214和第三功函数膜216作为第二区b器件的第二功函数层。

所述第二功函数层用于调节第二区b器件的阈值电压。

形成所述第三功函数膜216之后，还包括：在所述第一开口208内的第一功函数层(图中未标出)上形成第一栅极层；在所述第二开口209内的第二功函数层(图中未标出)上形成第二栅极层。

所述第一栅极层和第二栅极层的形成步骤包括：在所述第一开口208、第二开口209内以及介质层205上形成材料层；平坦化所述材料层，直至暴露出介质层207的顶部表面，在所述第一开口208内形成第一栅极层，在第二开口209内形成第二栅极层。

所述材料层的材料为金属，如：钨。

平坦化所述材料层的工艺包括：化学机械研磨工艺。

相应的，本发明实施例还提供一种采用上述方法所形成的半导体结构。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。