一种低温多晶硅TFT阵列基板的制备方法及其阵列基板与流程

本发明涉及显示技术领域，尤其涉及一种低温多晶硅tft阵列基板的制备方法及其阵列基板。

背景技术

低温多晶硅(lowtemperaturepoly-silicon，ltps)是平板显示器领域中继非晶硅(amorphous-silicon，a-si)之后的下一代技术。与传统的非晶硅薄膜晶体管液晶显示器(a-sitft-lcd)相比，低温多晶硅薄膜晶体管液晶显示器具有解析度更高、反应速度快、亮度高等优点，因此，低温多晶硅技术的发展受到了广泛的重视。

现有低温多晶硅tft阵列基板的制备工艺中，需要进行漏极轻掺杂(lightdraindoping，ldd)，由于漏极轻掺杂是为电子运动提供缓冲区，是像素区n型金属氧化物半导体管(smetaloxidesemiconductor，mos)抑制漏电的关键因素。

而现有低温多晶硅tft阵列基板的制备工艺中中，常因为漏极轻掺杂区域的关键尺寸控制不好，导致发生漏电流过大的情况。

技术实现要素：

本发明提供一种低温多晶硅tft阵列基板的制备方法，以解决现有技术中常因为漏极轻掺杂区域的关键尺寸控制不好，导致发生漏电流过大的问题。

为解决上述问题，本发明提供的技术方案如下：

一种低温多晶硅tft阵列基板的制备方法，包括以下步骤：

s10、通过第一道构图工艺在基板上形成底栅极；

s20、在所述基板上形成非晶硅层，将非晶硅层转化为多晶硅层；

s30、通过第二道构图工艺，对所述多晶硅层采用刻蚀处理，形成图案化的有源层；

s40、进行第三道构图工艺，在所述有源层上形成p型离子掺杂区，将p型离子注入所述p型离子掺杂区；

s50、进行第四道构图工艺，在有源层上形成第二光刻胶层，使用半色调掩膜板对所述第二光刻胶层进行曝光并显影，形成光刻胶完全保留区、光刻胶半保留区和光刻胶完全去除区，对位于所述光刻胶完全去除区的有源层注入n型离子，形成n型离子掺杂区；

s60、对剩余的第二光刻胶层进行灰化处理，去除位于所述光刻胶半保留区的光刻胶，使与所述光刻胶半保留区对应的所述有源层露出，并对与所述光刻胶半保留区对应的所述有源层进行漏极轻掺杂，形成轻掺杂区，剥离剩余光刻胶；

s70、从下而上依次形成层间介质层、源漏极、平坦化层、公共电极层、钝化层以及像素电极层。

优选的，所述s20包括：

s21、在所述基板上形成覆盖底栅极的缓冲层；

s22、在所述缓冲层上形成非晶硅层。

优选的，所述s40包括：

s41、在所述有源层上形成覆盖有源层的第一光刻胶层，利用光罩对所述第一光刻胶层进行曝光并显影，去除部分所述第一光刻胶层，使部分所述有源层露出，以形成p型离子掺杂区；

s42、将p型离子注入所述p型离子掺杂区，去除剩余的光刻胶。

优选的，所述s42包括：

s421、对剩余的第一光刻胶层进行灰化处理，去除已碳化的光刻胶；

s422、去除残余的光刻胶。

优选的，所述光刻胶完全保留区覆盖所述p型离子掺杂区。

优选的，所述第一光刻胶层和第二光刻胶层的厚度均大于1微米。

优选的，所述第二光刻胶层的厚度为1.4～2.3微米。

优选的，位于所述光刻胶完全保留区的光刻胶的顶面为上凸的弧面，且所述弧面由中心区域向周侧下延。

优选的，在步骤s70中，通过构图工艺形成层间介质层的图形时，并形成第一层接触孔的图形。

本发明还提供一种低温多晶硅tft阵列基板，采用上述制备方法制备。

本发明的有益效果为：利用半色调掩膜板控制光刻胶的遮挡区域，更容易控制遮挡区域的关键尺寸及关键尺寸的均一性，从而更好的控制所述轻掺杂区的关键尺寸及关键尺寸的均一性，防止发生漏电流过大的情况。

附图说明

为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明具体实施方式中低温多晶硅tft阵列基板的制备方法的流程图；

图2为本发明具体实施方式中底栅极、缓冲层以及多晶硅层在基板上的示意图；

图3为本发明具体实施方式中有源层图形在基板上的示意图；

图4为本发明具体实施方式中p型离子掺杂区的成形示意图；

图5为本发明具体实施方式中对第一光刻胶层灰化处理后的示意图；

图6为本发明具体实施方式中去除第一光刻胶层后的示意图；

图7为本发明具体实施方式中第二光刻胶层成形后的示意图；

图8为本发明具体实施方式中采用半色调掩膜板对第二光刻胶层处理后的示意图；

图9为本发明具体实施方式中对第二光刻胶层进行灰化处理后的示意图；

图10为本发明具体实施方式中去除第二光刻胶层后的示意图；

图11为本发明具体实施方式中低温多晶硅tft阵列基板的结构示意图。

附图标记：

10、基板；20、底栅极；30、缓冲层；

40、多晶硅层；41、有源层；411、p型离子掺杂区；412、n型离子掺杂区；413、轻掺杂区；

50、第一光刻胶层；

60、第二光刻胶层；61、光刻胶完全保留区；62、光刻胶半保留区、63、光刻胶完全去除区；

70、层间介质层；71、第一层接触孔；80、源漏极；90、平坦化层；101、公共电极层；102、钝化层；103、像素电极层；104、第二层接触孔。

具体实施方式

以下各实施例的说明是参考附加的图示，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。在图中，结构相似的单元是用以相同标号表示。

本发明针对现有的低温多晶硅tft阵列基板的制备方法中，常因为漏极轻掺杂区域的关键尺寸控制不好，导致发生漏电流过大的情况，本发明能够解决该缺陷。

如图1所示，本发明提供一种低温多晶硅tft阵列基板的制备方法，包括以下步骤：

步骤s10、通过第一道构图工艺在基板上形成底栅极；

步骤s20、在所述基板上形成非晶硅层，将非晶硅层转化为多晶硅层；

步骤s30、通过第二道构图工艺，对所述多晶硅层采用刻蚀处理，形成图案化的有源层；

步骤s40、进行第三道构图工艺，在所述有源层上形成p型离子掺杂区，将高浓度p型离子注入所述p型离子掺杂区；

步骤s50、进行第四道构图工艺，在有源层上形成第二光刻胶层，使用半色调掩膜板对所述第二光刻胶层进行曝光并显影，形成光刻胶完全保留区、光刻胶半保留区和光刻胶完全去除区，将高浓度的n型离子注入与所述光刻胶完全去除区对应的所述有源层，形成n型离子掺杂区；

步骤s60、对剩余的第二光刻胶层进行灰化处理，去除位于所述光刻胶半保留区的光刻胶，使与所述光刻胶半保留区对应的所述有源层露出，并对与所述光刻胶半保留区对应的所述有源层进行漏极轻掺杂，将低浓度n型离子注入以形成轻掺杂区；剥离剩余光刻胶。

步骤s70、从下而上依次形成层间介质层、源漏极、平坦化层、公共电极层、钝化层以及像素电极层。

采用上述方法制备低温多晶硅tft阵列基板，利用半色调掩膜板控制光刻胶的遮挡区域，更容易控制遮挡区域的关键尺寸及关键尺寸的均一性，从而更好的控制所述轻掺杂区的关键尺寸及关键尺寸的均一性，防止发生漏电流过大的情况；同时利用光刻胶作为遮挡层，较传统的金属遮挡层而言，减少了刻蚀次数，在工艺上也更容易实现，缩短了生产时间，提高产品质量；同时利用光刻胶作为遮挡层，与灰化工艺结合，利用一道光刻胶层完成高浓度n型注入以及漏极轻掺杂，减少施工工艺，降低了产品成本。

具体的，如图2所示，所述步骤s20包括：

s21、在所述基板10上形成覆盖底栅极20的缓冲层30；

s22、在所述缓冲层30上形成非晶硅层，在所述缓冲层30上形成非晶硅层，将所述非晶硅层转化为多晶硅层40。

缓冲层30由无机材料制成，包括但不限于氧化硅(sio)、氮化硅(sin)，利用缓冲层30对底栅极20起到保护和隔绝作用，在对有源层41进行离子注入时防止离子与底栅极20接触。

对非晶硅进行结晶化处理时，采用激光退火处理，将非晶硅层变为多晶硅层40。

如图3所示，对所述多晶硅层40采用刻蚀处理，形成图案化的有源层41。

如图4所示，所述步骤s40包括：

步骤s41、在所述有源层41上形成覆盖有源层41的第一光刻胶层50，利用光罩对所述第一光刻胶层50进行曝光并显影，去除部分所述第一光刻胶层50，使部分所述有源层41露出，以形成p型离子掺杂区411；

步骤s42、将p型离子注入所述p型离子掺杂区411，去除剩余的光刻胶。

采用上述方法形成p型离子掺杂区411，用光刻胶胶遮挡住不需要注入p型离子的区域，漏出需要注入p型离子的区域，在现有技术上较容易实现，且对于需要注入p型离子的区域，更容易把握关键尺寸的准确性和均一性，制定光刻胶图案之后直接进行p型离子注入，这样减少一步刻蚀，可提升产能，节约成本，同时减少整体产品制成的时间。

具体的，在本优选实施例中，所述第一光刻胶层50的厚度大于1微米。通过光刻胶层作为遮挡层，防止离子注入时离子进入需要遮挡的区域，而离子会渗入光刻胶层表面，因此光刻胶层需要达到一定厚度才能起到足够的遮挡作用。

其中，所述步骤s42包括以下步骤：

如图5所示，步骤s421、对剩余的第一光刻胶层50进行灰化处理，去除已碳化的光刻胶；

如图6所示，步骤s422、去除残余的光刻胶。

对所述p型离子掺杂区411进行离子注入时，p型离子会进入第一光刻胶层50表面，从而使第一光刻胶层50表面的光刻胶碳化，不易去除；利用灰化工艺去除第一光刻胶层50表面已经碳化的光刻胶后，便于第一光刻胶层50的剥离去除，为下一步n型离子注入做准备。

具体的，所述步骤s50包括：

如图7所示，步骤s51、在所述缓冲层30上形成覆盖所述有源层41的第二光刻胶层60。

如图8所示，步骤s52、使用半色调掩膜板对所述第二光刻胶层60进行曝光并显影，形成光刻胶完全保留区61、光刻胶半保留区62和光刻胶完全去除区63；向所述光刻胶完全去除区63注入高浓度n型离子，以形成n型离子掺杂区412。

其中，所述光刻胶完全保留区61覆盖所述p型离子掺杂区411。对n型离子掺杂区412进行离子注入时，防止离子进入p型离子掺杂区411。

具体的，所述第二光刻胶层60的厚度为1.4～2.3微米。在形成n型离子掺杂区412和轻掺杂区413时，均需要使用第二光刻胶层60作为遮挡层，然而在进行轻掺杂前，需要对第二光刻胶层60进行灰化处理，以去除第二光刻胶层60表面碳化的光刻胶，从而会使第二光刻胶层60变薄，为了保证在轻掺杂处理中剩余的光刻胶仍然能起到良好遮挡作用，因此对第二光刻胶层60的厚度有更高要求。

在本优选实施例中，所述第二光刻胶层60的厚度优选为1.4微米。保证可以起到良好遮挡作用，同时减少生产成本；可以理解的是，在具体实施中，也可根据实际需要选择第二光刻胶层60的厚度。

其中，位于所述光刻胶完全保留区61的光刻胶的顶面为上凸的弧面，且所述弧面由中心区域向周侧下延。在进行n型离子注入时，通过弧面结构使离子向远离所述光刻胶完全保留区61移动，减小离子渗入第二光刻胶层60的深度，起到更好的遮挡隔绝效果；同时使得所述光刻胶半保留区62的光刻胶层相对较薄，从而便于通过灰化工艺完全去除光刻胶半保留区62的光刻胶。

具体的，所述步骤s60包括：

如图9所示，步骤s61、采用灰化工艺去除位于所述光刻胶半保留区62的光刻胶，将低浓度n型离子注入与所述光刻胶半保留区62对应的所述有源层41，形成轻掺杂区413；

如图10所示，步骤s62，剥离剩余光刻胶。

如图11所示，所述步骤s70包括以下步骤：

s71、通过第五道构图工艺形成层间介质层70图形，并形成第一层接触孔71的图形；

s72、通过第六道构图工艺在层间介质层70上形成源漏极80图形；

s73、通过第七道构图工艺在层间介质层70上形成覆盖源漏极80的平坦化层90图形，并形成第二层接触孔104的图形；

s74、通过第八道构图工艺在平坦化层90上形成公共电极层101的图形；

s75、通过第九道构图工艺在公共电极层101上形成覆盖公共电极层101的钝化层102图形；

s76、通过第十道构图工艺形成像素电极层103图形。

本发明具体实施方式还提供了一种采用上述制备方法制备的低温多晶硅tft阵列基板10。

本发明的有益效果为：本发明提供一种低温多晶硅tft阵列基板10的制备方法，利用半色调掩膜板控制光刻胶的遮挡区域，更容易控制遮挡区域的关键尺寸及关键尺寸的均一性，防止发生漏电流过大的情况；同时利用光刻胶作为遮挡层，较传统的金属遮挡层而言，减少了一次刻蚀次数，在工艺上也更容易实现，缩短了生产时间，提高产品质量；同时利用光刻胶作为遮挡层，与灰化工艺结合，利用一道光刻胶层完成高浓度n型注入以及漏极轻掺杂，减少施工工艺，降低了产品成本。

综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。