减少晶粒之间的热交互作用的热加强式封装的制作方法

本揭示内容有关于半导体装置的制造，例如集成电路(ic)。本揭示内容特别适用于形成具有经安装成互相靠近的芯片的半导体封装，特别是用于14纳米(nm)以下的技术节点。

背景技术：

在2.5d封装中，安装靠在一起的多个ic芯片(例如，逻辑芯片、内存堆叠等等)以改善效能、频宽及/或机能。由于多个ic芯片互相靠近，这些芯片会互相热耦合。如果其中一个ic芯片比其他芯片消耗更多电力，则热可能从高功率ic芯片流到功率较低的ic芯片。取决于技术、机能、效能及频宽，用于各个ic的ic制造技术可能不同，从而接面温度规格也可能不同。功率较低的ic可能有较低的接面温度规格。结果，2.5d封装中产生的热的热管理变得具有挑战性。

例如，图1图示封装中因为ic芯片间的热交互作用而引起的热流动。在图1中，有上表面及下表面的衬底101具有冶金黏合(metallurgicallybond)至在衬底101下表面上的焊球收容区的焊球103。ic芯片(例如，逻辑芯片105与内存堆叠107)用控制塌陷芯片连接(c4)球109经由中介层108而黏贴至衬底101的上表面。逻辑芯片105与内存堆叠107用微凸块106装在中介层108上。盖体111形成于逻辑芯片105及内存堆叠107上面。盖体111用热介面材料(tim1)113热连接至逻辑芯片105及内存堆叠107。盖体111也包括用黏着剂115与衬底上表面周围机械接触的盖体脚部。散热体117形成于盖体111上面。散热体117用tim2119热连接至盖体111。箭头121代表通过封装的热流动。如图示，尽管散热体117包括多个鳍片，然而封装内产生的热继续在逻辑芯片105、内存堆叠107之间流动。结果，半导体装置容易因热传递不充分而过热或失效。

因此，亟须一种方法致能形成经封装成减少在ic芯片及所得装置之间的热交互作用的半导体。

技术实现要素：

本揭示内容的一态样是在逻辑芯片与内存堆叠的分界处，形成穿过半导体封装盖体的狭缝。

本揭示内容的另一态样是形成有与ic芯片及散热体直接热接触的至少一垂直热管的半导体封装。

本揭示内容的另一态样是一种在逻辑芯片与内存堆叠的分界处有狭缝的盖体的半导体封装。

本揭示内容的另一态样是一种有与ic芯片及散热体直接热接触的至少一垂直热管的半导体封装。

本揭示内容的其他态样及特征会在以下说明中提出以及部份在本技艺一般技术人员审查以下内容或学习本揭示内容的实施后会明白。按照随附权利要求书所特别提示，可实现及得到本揭示内容的优点。

根据本揭示内容，有些技术效果部份可用一种方法实现，其包括：黏贴多个ic芯片至衬底的上表面；形成盖体于该ic芯片上面；以及在毗邻ic芯片之间的分界处，形成穿过该盖体的狭缝。

本揭示内容的数个态样包括：该ic芯片包括：逻辑芯片；以及毗邻该逻辑芯片的至少一内存堆叠。其他态样包括一种用于形成该狭缝的方法，其通过：在该逻辑芯片与内存堆叠之间的分界处的冲头与铸模。其他态样包括：在该逻辑芯片与各内存堆叠之间形成狭缝。数个附加态样包括：形成一散热体于该盖体上；以及形成穿过该散热体及该盖体向下到该ic芯片的至少一垂直热管，其中各垂直热管与ic芯片及该散热体直接热接触。

另一态样包括一种用于形成该垂直热管的方法，其通过：在该盖体及该散热体中形成数个同轴孔；以及插入该垂直热管穿过该孔用以与该ic芯片及该散热体直接热接触。其他态样包括：用第一热介面材料(tim1)使该盖体热连接至该ic芯片；以及用第二热介面材料(tim2)使该散热体热连接至该盖体，其中该垂直热管的长度等于tim1的厚度、该盖体的厚度、tim2的厚度及该散热体的高度的总和。其他态样包括：该垂直热管包括铜(cu)。数个附加态样包括：各垂直热管的直径范围在1毫米(mm)至与其热接触的该ic芯片的宽度之间。其他态样包括：该垂直热管只在一个方向有导电率。

本揭示内容的又一态样是一种装置，其包括：黏贴至衬底的上表面的多个ic芯片；在该ic芯片上面的盖体；以及在毗邻ic芯片之间的分界处穿过该盖体的狭缝。

该装置的数个态样包括：该ic芯片包括：逻辑芯片；以及毗邻该逻辑芯片的至少一内存堆叠。其他态样包括：在该逻辑芯片与内存堆叠的分界处，形成该狭缝。其他态样包括：在该逻辑芯片与各内存堆叠之间形成的狭缝。另一态样包括：在该盖体上面的散热体；以及穿过该散热体及该盖体向下到该ic芯片的至少一垂直热管，其中各垂直热管与ic芯片及该散热体直接热接触。附加态样包括：在该盖体与该ic芯片之间的tim1；以及在该散热体与该盖体之间的tim2，其中该垂直热管的长度等于tim1的厚度、该盖体的厚度、tim2的厚度及该散热体的高度的总和。其他态样包括：该垂直热管包括铜。另一态样包括：各垂直热管的直径范围在1毫米至与其热接触的该ic芯片的宽度之间。附加态样包括：该垂直热管只在一个方向有导电率。

本揭示内容的另一态样是一种方法，其包括：黏贴包括逻辑芯片及毗邻该逻辑芯片的至少一内存堆叠的数个ic芯片至衬底的上表面；用tim1热连接盖体至该ic芯片的上表面；在该逻辑芯片与各内存堆叠之间的分界处，用冲头与铸模形成穿过该盖体的狭缝；用tim2热连接散热体至该盖体；在该盖体及该散热体中形成至少一同轴孔；以及插入垂直热管穿过各孔用以与ic芯片及该散热体直接热接触，其中该垂直热管的长度等于tim1的厚度、该盖体的厚度、tim2的厚度及该散热体的高度的总和，各垂直热管的直径范围在1毫米至与其热接触的该ic芯片的宽度之间，以及该垂直热管只在一个方向有导电率。

熟谙此艺者由以下实施方式可明白本揭示内容的其他态样及技术效果，其中仅以预期可实现本揭示内容的最佳模式举例描述本揭示内容的具体实施例。应了解，本揭示内容能够做出其他及不同的具体实施例，以及在各种明显的态样，能够修改数个细节而不脱离本揭示内容。因此，附图及说明内容本质上应被视为图解说明用而不是用来限定。

附图说明

在此用附图举例说明而不是限定本揭示内容，图中类似的元件用相同的附图标记表示。

图1示意图示在有毗邻ic芯片的半导体封装中的热流动；

图2根据一示范具体实施例示意图示在毗邻ic芯片之间的分界处有狭缝的半导体封装；

图3根据一示范具体实施例示意图示有在毗邻ic芯片分界处的狭缝以及与ic芯片及散热体直接热接触的垂直热管的半导体封装；以及

图4根据一示范具体实施例示意图示图3的2.5d封装的俯视图。

具体实施方式

为了解释，在以下的说明中，提出许多特定细节供彻底了解示范具体实施例。不过，显然没有该特定细节或用等价配置仍可实施示范具体实施例。在其他情况下，众所周知的结构及装置用方块图图示以免不必要地混淆示范具体实施例。此外，除非另有指示，否则在本专利说明书及权利要求书中表示的成分、反应状态等等的数量、比例及数值性质的所有数字应被理解为在所有情况下可用措辞“约”来修饰。

本揭示内容针对及解决在形成有靠近逻辑芯片的内存堆叠的2.5d半导体封装时，伴随而来在ic芯片间的热交互作用的当前问题。根据本揭示内容的具体实施例，通过在ic芯片分界处在模组盖体中形成狭缝以中断热流从一芯片通过盖体流动到另一个芯片，可避免ic芯片之间的热交互作用。相应地，通过形成插穿散热体及盖体的同轴孔用以与ic芯片直接热接触的至少一垂直热管，可避免热流从一ic芯片通过散热体基部流动到另一个芯片。

根据本揭示内容的具体实施例的方法包括：黏贴多个ic芯片至衬底的上表面，以及形成盖体于该ic芯片上面。在毗邻ic芯片的分界处，形成穿过该盖体的狭缝。

此外，熟谙此艺者由以下实施方式可明白本揭示内容的其他态样、特征及技术效果，其中仅以预期可实现本揭示内容的最佳模式举例描述本揭示内容的具体实施例。应了解，本揭示内容能够做出其他及不同的具体实施例，以及在各种明显的态样，能够修改数个细节而不脱离本揭示内容。因此，附图及说明内容本质上应被视为图解说明用而不是用来限定。

图2示意图示根据一示范具体实施例图示在毗邻ic芯片的分界处有狭缝的半导体封装。类似图1的习知半导体封装，图2包括有上表面及下表面的衬底201。焊球203冶金黏合至在衬底201下表面中的焊球收容区。逻辑芯片205及内存堆叠207用c4球209经由中介层208黏贴至衬底201的上表面。逻辑芯片205与内存堆叠207用微凸块206装在中介层208上。盖体211形成于逻辑芯片205及内存堆叠207上面。盖体211用tim1213热连接至逻辑芯片205及内存堆叠207。tim1213在分界处受到狭缝分离以隔离热路径。盖体211也包括用黏着剂215与衬底上表面周围机械接触的盖体脚部。图2与图1不同的地方在于：在逻辑芯片205与内存堆叠207的分界处例如用冲头(punch)与铸模形成穿过盖体211的狭缝221。冲头与铸模整合于盖体211制造工具或者是独立工具。尽管第2图为求图示方便只图示一个内存堆叠，然而在客制逻辑晶粒(例如，特殊应用集成电路(asic))的另一侧上可存在第二内存堆叠(例如，混合内存立方体(hmc)或高频宽内存(hbm))。盖体可形成类似狭缝于逻辑芯片与任何附加内存堆叠之间。狭缝221的宽度至少与ic芯片之间的物理空间分离一样大，使得在狭缝位置处没有直接热传导。狭缝221的长度必需至少等于在另一侧上的较大ic芯片的长度。如箭头223所示，狭缝221防止热流通过盖体211从逻辑芯片205流动到内存堆叠207，反之亦然。以此方式，狭缝221避免逻辑芯片205、内存堆叠207之间的热交互作用。此外，散热体217形成于盖体211上面，以及用tim2219热连接至盖体211。

图3根据一示范具体实施例示意图示有在毗邻ic芯片的分界处的狭缝以及与ic芯片及散热体直接热接触的垂直热管的半导体封装。图3包括与图2相同的元件。具体言之，焊球303冶金黏合至在衬底301下表面中的焊球收容区。逻辑芯片305与内存堆叠307用c4球309经由中介层308而黏贴至衬底301的上表面。逻辑芯片305与内存堆叠307用微凸块306装在中介层308上。盖体311形成于逻辑芯片305及内存堆叠307上面且用tim1313热连接。盖体311也包括用黏着剂315与衬底301上表面的周围机械接触的盖体脚部。在逻辑芯片305与内存堆叠307的分界处，例如，用冲头与铸模形成穿过盖体的狭缝321。冲头与铸模整合于盖体311制造工具或者是独立工具。散热体317形成于盖体311上面，以及用tim2319热连接至盖体311。图3与图2的差别在于：形成穿过盖体311及散热体317的同轴孔。然后，插入预制的垂直热管323穿过同轴孔，用以使散热体317与逻辑芯片305及内存堆叠307直接热接触。垂直热管323防止热流从逻辑芯片305通过散热体基部流动到内存堆叠307，反之亦然。垂直热管323由铜或其他金属形成。该垂直热管323的长度等于tim1的厚度、盖体的厚度、tim2的厚度以及散热体的高度的总和。各垂直热管323的直径范围在1毫米至与其热接触的ic芯片的宽度之间。垂直热管323只在一个方向有导电率。如箭头325所示，来自逻辑芯片的热流动远离内存堆叠。

图4根据一示范具体实施例示意图示图3的2.5d封装的俯视图。在图4中，图示热连接至逻辑芯片403的垂直热管407的数目大于图示热连接至内存堆叠405的垂直热管407的数目。不过，在各逻辑芯片403及内存堆叠405的垂直热管407的数目基于垂直热管的直径、ic芯片的大小以及制孔技术的间隔规则。垂直热管407的导热性比铜大10,000倍。此外，垂直热管407只在一个方向有导电率；因此，垂直热管407在逻辑芯片403及内存堆叠405的末端有较高温度，而在另一端有较低温度。此外，垂直热管407的本质极高导热性允许有效热耗散。因此，来自逻辑芯片403及内存堆叠405的热较快流到散热体的顶部且在散热体顶部与周遭空气的温差(temperaturedelta)充分大时被快速耗散。在用狭缝和与ic芯片及散热体直接热接触的垂直热管的情况下，ic芯片之间的热交互作用会减少。经小心设计的垂直热管配置可使热解决方案尺寸减少几乎25％。

本揭示内容的具体实施例可实现数种技术效果，例如ic芯片之间的热交互作用、较小及较轻的热解决方案尺寸、从ic芯片到散热体顶部的较快热流动、较快的热耗散、等等。根据本揭示内容具体实施例形成的装置在产业上可用于各种工业应用，例如，微处理器、智慧型手机、行动电话、手机、机上盒、dvd烧录机及播放机、汽车导航、列表机及周边设备，网络及电信设备，游戏系统及数字相机。本揭示内容因此在产业上可用于各种高度整合半导体装置，特别是应用于14纳米以下的技术节点。

在以上说明中，特别用数个示范具体实施例描述本揭示内容。不过，显然仍可做出各种修改及改变而不脱离本揭示内容更宽广的精神及范畴，如权利要求书所述。因此，本专利说明书及附图应被视为图解说明用而非限定。应了解，本揭示内容能够使用各种其他组合及具体实施例以及在如本文所述的本发明概念范畴内能够做出任何改变或修改。