一种阵列基板及其制作方法、显示装置与流程

本发明涉及显示技术领域，尤其涉及一种阵列基板及其制作方法、显示装置。

背景技术：

薄膜晶体管液晶显示器(thinfilmtransistorliquidcrystaldisplay，简称tft-lcd)通常包括阵列基板、彩膜基板以及位于二者之间的液晶层；其中，阵列基板的显示区域包括多个由横纵交叉的栅线和数据线界定的子像素，在显示区域内横纵交叉的栅线和数据线分别通过扇出(fanout)区内的栅信号线引线和数据信号线引线引出并与集成电路芯片(integratedcircuit，ic)绑定连接。

在显示器开机瞬间，通过栅线的电信号会发生急剧变化，从而会在fanout区对应栅信号线引线位置处的黑矩阵(blackmatrix，简称bm)上产生大量的感应电荷，大量的感应电荷经过bm扩散进入显示区域后，会在显示区域的边缘产生附加电场并使得显示区域边缘位置处的液晶分子发生相应的偏转，导致在显示区域边缘产生开机白线的现象，影响显示效果。

为了避免显示器在开机时产生开机白线影响显示，通常在fanout区栅信号线引线的对应上方增设屏蔽层，通过屏蔽层的屏蔽，阻止在栅线电信号急剧变化时在上方bm上产生感应电荷。当fanout区内栅信号线引线和数据信号线引线为双层走线结构时，即栅信号线引线和数据信号线引线不同层，二者之间通常相隔一个绝缘层，栅信号线引线与屏蔽层的距离和数据信号线引线和屏蔽层的距离相差较大，电容的计算公式：

其中，ε为常数，s为与电容极板的正对面积，d为与电容极板的距离，k为静电力常量。

由电容的计算公式(1)可知，栅信号线引线与屏蔽层之间产生的电容值与数据信号线引线与屏蔽层之间产生的电容值差异较大，甚至可以达到相差一倍以上，电容值的差异会造成信号传输延迟时间不同，因此，容易由于两行之间信号打开关闭的时间差异大而导致显示中出现横条纹现象，严重影响显示效果，降低产品品质。

技术实现要素：

本发明实施例提供一种阵列基板及其制作方法、显示装置，能够解决现有技术中，由于屏蔽层与第一信号线引线之间的距离和与第二信号线引线之间的距离差异较大而导致信号传输延迟时间不同，进而在显示中会产生横条纹的问题。

为达到上述目的，本发明的实施例采用如下技术方案：

本发明实施例的一方面，提供一种阵列基板，包括显示区域以及显示区域以外的走线区域，阵列基板包括衬底基板，在衬底基板上依次设置第一导电层、第一绝缘层、第二导电层、第二绝缘层和位于走线区域的屏蔽层，第一导电层包括走线区域的第一信号线引线，第二导电层包括位于走线区域的第二信号线引线，第一信号线引线与第二信号线引线的正投影不重叠。第一信号线引线到屏蔽层的垂直距离与第二信号线引线到屏蔽层的垂直距离之间的差值小于第一绝缘层的厚度。

优选的，第一信号线引线到屏蔽层的垂直距离与第二信号线引线到屏蔽层的垂直距离相等。

优选的，第二绝缘层包括减薄区域，减薄区域至少设置在与第一信号线引线的正投影相对应的位置，且不设置在与第二信号线引线的正投影相对应的位置。

优选的，第二绝缘层在减薄区域的厚度为0。

进一步的，本发明实施例的阵列基板，还包括设置在第二绝缘层与第一绝缘层之间且对应减薄区域的刻蚀阻止图案。

优选的，刻蚀阻止图案为不导电介质，第一信号线引线到屏蔽层的垂直距离包括刻蚀阻止图案的厚度。

优选的，刻蚀阻止图案与位于阵列基板的显示区域内的有源层图案同层同材料。

可选的，刻蚀阻止图案为导电材料，屏蔽层包含刻蚀阻止图案。

优选的，刻蚀阻止图案与位于阵列基板的显示区域内的像素电极图案同层同材料。

可选的，在第二导电层与屏蔽层之间还设置有不导电介质层，不导电介质层至少设置在与第二信号线引线的正投影相对应的位置，且不设置在与第一信号线引线的正投影相对应的位置。

本发明实施例的另一方面，提供一种显示装置，包括上述任一项的阵列基板。

本发明实施例的再一方面，提供一种阵列基板的制作方法，包括，在衬底基板上依次形成第一导电层、第一绝缘层、第二导电层；其中，第一导电层包括走线区域的第一信号线引线、第二导电层包括走线区域的第二信号线引线，第一信号线引线与所述第二信号线引线的正投影不重叠。在衬底基板上，形成覆盖第二导电层的绝缘薄膜，并减薄绝缘薄膜对应于第一信号线引线正投影位置的部分，以得到具有减薄区域的第二绝缘层。在第二绝缘层上形成位于走线区域的屏蔽层。

进一步的，本发明实施例的制作方法还包括：在衬底基板上形成第一绝缘层之后，形成覆盖第二导电层的绝缘薄膜之前，形成对应减薄区域的刻蚀阻止图案。

优选的，形成对应减薄区域的刻蚀阻止图案包括：在衬底基板上形成半导体薄膜，并对半导体薄膜构图形成位于阵列基板的显示区域内的有源层图案，以及对应减薄区域的刻蚀阻止图案。或者，在衬底基板上形成透明导电薄膜，并对透明导电薄膜构图形成位于阵列基板的显示区域内的像素电极图案，以及对应减薄区域的刻蚀阻止图案。

本发明实施例提供一种阵列基板及其制作方法、显示装置，包括显示区域以及显示区域以外的走线区域，阵列基板包括衬底基板，在衬底基板上依次设置第一导电层、第一绝缘层、第二导电层、第二绝缘层和位于走线区域的屏蔽层，第一导电层包括走线区域的第一信号线引线，第二导电层包括位于走线区域的第二信号线引线，第一信号线引线与第二信号线引线的正投影不重叠。第一信号线引线到屏蔽层的垂直距离与第二信号线引线到屏蔽层的垂直距离之间的差值小于第一绝缘层的厚度。通过使第一信号线引线到屏蔽层的垂直距离与第二信号线引线到屏蔽层的垂直距离之间的差值小于第一绝缘层的厚度，以减小第一信号线引线的信号传输延迟时间与第二信号线引线的信号传输延迟时间的差距，从而减轻显示面板在显示过程中可能产生的横条纹现象，提高显示效果。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种阵列基板的结构示意图；

图2为图1的a1-a2-a3剖视图之一；

图3为图1的a1-a2-a3剖视图之二；

图4为图1的a1-a2-a3剖视图之三；

图5为图1的a1-a2-a3剖视图之四；

图6为图1的a1-a2-a3剖视图之五；

图7为图1的a1-a2-a3剖视图之六；

图8为图1的a1-a2-a3剖视图之七；

图9为本发明实施例提供的一种阵列基板的制作方法的流程图之一；

图10为本发明实施例提供的一种阵列基板的制作方法的流程图之二；

图11为本发明实施例提供的一种阵列基板的制作方法的流程图之三；

图12为本发明实施例提供的一种阵列基板的制作方法的流程图之四；

图13为本发明实施例提供的一种阵列基板的制作方法的流程图之五。

附图标记：

10-衬底基板；20-第一导电层；21-第一信号线引线；211-栅线信号线引线；30-第一绝缘层；40-第二导电层；41-第二信号线引线；411-数据线信号线引线；50-第二绝缘层；60-屏蔽层；70-刻蚀阻止图案；80-不导电介质层；aa-显示区域；bb-走线区域；x-第二绝缘层的减薄区域；h1-第一信号线引线到屏蔽层的垂直距离；h2-第二信号线引线到屏蔽层的垂直距离；h3-第一绝缘层的厚度。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例提供一种阵列基板，如图1所示，包括显示区域aa以及显示区域以外的走线区域bb，如图2所示，阵列基板包括衬底基板10，在衬底基板10上依次设置第一导电层20、第一绝缘层30、第二导电层40、第二绝缘层50和位于走线区域bb的屏蔽层60，第一导电层20包括走线区域bb的第一信号线引线21，第二导电层40包括位于走线区域的bb第二信号线引线41，第一信号线引线21与第二信号线引线41的正投影不重叠。第一信号线引线21到屏蔽层60的垂直距离h1与第二信号线引线41到屏蔽层60的垂直距离h2之间的差值小于第一绝缘层30的厚度h3。

需要说明的是，第一，如图2所示(图2是图1的a1-a2-a3剖视图)，由于图1中的折剖线a1-a2-a3未经过显示区域aa，因此，在图2的剖视图中未示出显示区域aa内的第一导电层20还包括的第一信号线，以及第二导电层40还包括的第二信号线。如图1中所示，显示区域aa的第一信号线与走线区域的bb的第一信号线引线21相互连接，显示区域aa的第二信号线与走线区域的bb的第二信号线引线41相互连接。如图2所示，第一信号线引线21与第二信号线引线41为双层走线且第一信号线引线21与第二信号线引线41的正投影不重叠。

第二，本发明实施例中所述的依次设置的第一导电层20、第一绝缘层30、第二导电层40、第二绝缘层50和位于走线区域bb的屏蔽层60，用于说明各层级之间的先后顺序，但是不限定相邻的两个层级必须是上下表面相贴合，例如，在第二导电层40和第二绝缘层50之间，还可以设置有其他层级，只要在第二导电层40和第二绝缘层50的相互关系中，首先设置第二导电层40，之后设置第二绝缘层50即可，其他依次设置的层级关系均与此类似。

第三，本发明实施例中衬底基板10上的层级结构，例如第二绝缘层50，可以为绝缘材料制作的一层膜层，也可以是同为绝缘类材料的多层膜层通常为第二绝缘层50，本发明对此不做具体限定。

第四，如图1所示，显示区域aa内的第一信号线与第二信号线分别为栅线和数据线，本发明实施例中不限定第一信号线为栅线、第二信号线为数据线，或者第一信号线为数据线、第二信号线为栅线。在以下的具体说明中，以第一信号线为栅线、第二信号线为数据线为例进行说明，即，第一信号线引线21为栅线信号线引线，第二信号线引线41为数据线信号线引线。

第五，屏蔽层60与信号线引线之间产生的电容值的大小，与信号线和屏蔽层60之间的垂直距离成反比关系。如图2所示，由于第一信号线引线21与第二信号线引线41为双层走线且二者之间相差一个第一绝缘层30的厚度h3，则会导致屏蔽层60与第一信号线引线21之间产生的电容值和屏蔽层60与第二信号线引线41之间产生的电容值存在较大差异，导致第一信号线引线21和第二信号线引线41上的信号传输延迟时间差异较大，因此，减小第一信号线引线21到屏蔽层60的垂直距离h1与第二信号线引线41到屏蔽层60的垂直距离h2之间的差值，使得该差值小于第一绝缘层30的厚度h3，就能够降低第一信号线引线21和第二信号线引线41上的信号传输延迟时间的差异。

本发明实施例提供一种阵列基板及其制作方法、显示装置，包括显示区域以及显示区域以外的走线区域，阵列基板包括衬底基板，在衬底基板上依次设置第一导电层、第一绝缘层、第二导电层、第二绝缘层和位于走线区域的屏蔽层，第一导电层包括走线区域的第一信号线引线，第二导电层包括位于走线区域的第二信号线引线，第一信号线引线与第二信号线引线的正投影不重叠。第一信号线引线到屏蔽层的垂直距离与第二信号线引线到屏蔽层的垂直距离之间的差值小于第一绝缘层的厚度。通过使第一信号线引线到屏蔽层的垂直距离与第二信号线引线到屏蔽层的垂直距离之间的差值小于第一绝缘层的厚度，以减小第一信号线引线的信号传输延迟时间与第二信号线引线的信号传输延迟时间的差距，从而减轻显示面板在显示过程中可能产生的横条纹现象，提高显示效果。

优选的，如图3所示，第一信号线引线21到屏蔽层60的垂直距离h1与第二信号线引线41到屏蔽层60的垂直距离h2相等。

如图3所示，优选的，当使得栅线信号线引线211到屏蔽层60的垂直距离h1等于数据线信号线引线411到屏蔽层60的垂直距离h2时，就能够使得栅线信号线引线211的信号传输延迟时间与数据线信号线引线411的信号传输延迟时间相同，从而避免显示面板在显示过程中由于栅线信号线引线211和数据线信号线引线411信号传输延迟时间不一致而容易产生的显示横条纹现象。

需要说明的是，根据公式(1)可知，第一信号线引线21与屏蔽层60在通电时产生的电容与第一信号线引线21到屏蔽层60的垂直距离h1有关，同样的，第二信号线引线41与屏蔽层60在通电时产生的电容与第二信号线引线41到屏蔽层60的垂直距离h2有关，第一信号线引线21到屏蔽层60的垂直距离h1和第二信号线引线41到屏蔽层60的垂直距离h2之间的差值越小，二者的电容越相近，则第一信号线引线21和第二信号线引线41的信号传输延迟时间越相近，因此，h1与h2相等为最优的方案，但是考虑到制作工艺等因素的影响，h1与h2在一定误差范围内的近似相等也属于本发明实施例所述的相等。

由于第一信号线引线21到屏蔽层60的垂直距离h1越大，

优选的，如图4所示，在第二绝缘层30上包括有减薄区域x，减薄区域x至少设置在与第一信号线引线21的正投影相对应的位置，且不设置在与第二信号线引线41的正投影相对应的位置。

如图4所示，如图4所示，在第二绝缘层30上设置有减薄区域x，其中，减薄区域x至少包括与栅线信号线引线211的正投影相对应的位置，即减薄区域x可以如图4所示的仅设置在对应于栅线信号线引线211的正投影上方，用于减少栅线信号线引线211到屏蔽层60之间的垂直距离h1，或者，减薄区域x也可以包括对应与栅线信号线引线211的正投影上方以外的位置，只要保证减薄区域x不设置在数据线信号线引线411的正投影上方即可。

通过在对应于栅线信号线引线211的正投影上方设置第二绝缘层30的减薄区域x，使得第二绝缘层30位于栅线信号线引线211的正投影上方的厚度减小，由于在数据线信号线引线411的正投影上方不设置减薄区域x，所以第二绝缘层30位于数据线信号线引线411的正投影上方的厚度不变，在栅线信号线引线211和数据线信号线引线411与屏蔽层60之间的其他层级的厚度也不变，这样就通过减小第二绝缘层30位于栅线信号线引线211的正投影上方的厚度，使得栅线信号线引线211与屏蔽层60之间的垂直距离和数据线信号线引线411与屏蔽层60之间的垂直距离的差值减小，进而使得栅线信号线引线211与屏蔽层60之间的电容值与数据线信号线引线411与屏蔽层60之间的电容值相接近。

需要说明的是，减薄区域x的形成方式本发明实施例中不做具体限定，示例的，可以为通过构图工艺对减薄区域x进行刻蚀以实现减薄第二绝缘层50的厚度的目的，其中，可以通过对刻蚀时间的控制，控制第二绝缘层50的减薄区域x所需去除的厚度。

优选的，如图5所示，第二绝缘层50在位于减薄区域x的厚度为0。

如图5所示，示例的，本发明实施例的阵列基板中，衬底基板10上显示区域aa设置的第一信号线为栅线，在走线区域bb设置的第一信号线引线21为栅线信号线引线211，在形成第一绝缘层30后，形成显示区域aa的数据线，以及在走线区域bb的数据线信号线引线411(第二信号线引线41)，在形成数据线信号线引线411后形成第二绝缘层50(钝化层)，通常情况下，第一绝缘层30与第二绝缘层50的厚度相等，因此，第二绝缘层50在减薄区域x的厚度为0时，栅线信号线引线211到屏蔽层60的垂直距离仅包括第一绝缘层30的厚度，而数据线信号线引线411到屏蔽层60的垂直距离仅包括第二绝缘层50的厚度，这样一来，就能够使得栅线信号线引线211到屏蔽层60的垂直距离与数据线信号线引线411到屏蔽层60的垂直距离相等或近似相等，进而使得栅线信号线引线211与屏蔽层60之间的电容值与数据线信号线引线411与屏蔽层60之间的电容值相等或近似相等。

进一步的，本发明实施例的阵列基板，如图6所示，还包括设置在第二绝缘层50与第一绝缘层30之间且对应减薄区域x的刻蚀阻止图案70。

如图6所示，在通过刻蚀工艺对第二绝缘层50进行减薄处理时，仅通过控制刻蚀时间或其他类似方式对刻蚀程度难以控制，难以保证在通过刻蚀使第二绝缘层50在减薄区域x的厚度为0的情况下，不对第二绝缘层50以下的第一绝缘层30进行刻蚀减薄，因此，在第二绝缘层50与第一绝缘层30之间且对应减薄区域x设置刻蚀阻止图案70，例如通过设置刻蚀阻止图案70的材质与第二绝缘层50的材质不相同，使得在对第二绝缘层50的减薄区域x进行刻蚀减薄处理时，当减薄区域x的厚度减为0，与刻蚀阻止图案70相接触的刻蚀液不会与刻蚀阻止图案70发生反应以减薄刻蚀阻止图案70的厚度，从而在能够将第二绝缘层50对应减薄区域x的位置完全刻蚀的情况下，对第一绝缘层30进行保护，避免刻蚀过多。

优选的，如图6所示，刻蚀阻止图案70为不导电介质，第一信号线引线21到屏蔽层60的垂直距离h1包括刻蚀阻止图案70的厚度。

刻蚀阻止图案70采用不导电介质材料，第一信号线引线21到屏蔽层60之间的不导电材料层即包括该刻蚀阻止图案70，所以，在此情况下，第一信号线引线21到屏蔽层60的垂直距离h1包括刻蚀阻止图案70的厚度。如图6所示，h1为第一绝缘层30的厚度与刻蚀阻止图案70的厚度之和。

优选的，刻蚀阻止图案70与位于阵列基板的显示区域aa内的有源层图案同层同材料。

在阵列基板的显示区域aa内，在形成栅线以及栅绝缘层后，需要形成有源层图案，以用于制作薄膜晶体管，显示区域aa内的有源层图案通常采用半导体材料，在走线区域bb的刻蚀阻止图案70采用不导电介质材料时，可以同样使用半导体材料制作刻蚀阻止图案70，通过构图在显示区域aa内形成有源层图案的同时，形成位于走线区域bb的刻蚀阻止图案70，即不必额外增加制作刻蚀阻止图案70的工艺步骤。

可选的，如图7所示，刻蚀阻止图案70为导电材料，屏蔽层60包含刻蚀阻止图案70。

刻蚀阻止图案70采用导电材料，栅线信号线引线211到屏蔽层60之间的不导电材料层即不能包括导电材料的刻蚀阻止图案70，而屏蔽层60也为导电材料，如图7所示，刻蚀阻止图案70与屏蔽层60之间在屏蔽层60位于减薄区域x的位置处相接触，刻蚀阻止图案70包含在屏蔽层60中。这样一来，由于刻蚀阻止图案70在对应减薄区域x的位置处位于屏蔽层60的下方，且刻蚀阻止图案70包含在屏蔽层60中，栅线信号线引线211到屏蔽层60的垂直距离h1即为栅线信号线引线211到刻蚀阻止图案70下表面的距离，如图7所示，即为第一绝缘层30的厚度。

相比于上述采用不导电介质制作的刻蚀阻止图案70，采用导电材料制作刻蚀阻止图案70，能够避免在对栅线信号线引线211到屏蔽层60的垂直距离h1进行减薄，以减小栅线信号线引线211到屏蔽层60的垂直距离h1与数据线信号线引线411到屏蔽层60的垂直距离h2之间的差值时，额外加入刻蚀阻止图案70的厚度。

优选的，刻蚀阻止图案70与位于阵列基板的显示区域aa内的像素电极图案同层同材料。

在阵列基板的显示区域aa内，在形成tft结构后，还需要形成像素电极图案，显示区域aa内的像素电极图案通常采用透明导电材料制作，在走线区域bb的刻蚀阻止图案70采用导电材料时，可以同样使用透明导电材料制作刻蚀阻止图案70，通过构图在显示区域aa内形成像素电极图案的同时，形成位于走线区域bb的刻蚀阻止图案70，即不必额外增加制作刻蚀阻止图案70的工艺步骤。

可选的，如图8所示，在第二导电层40与屏蔽层60之间还设置有不导电介质层80，不导电介质层80至少设置在与第二信号线引线41的正投影相对应的位置，且不设置在与第一信号线引线21的正投影相对应的位置。

如图8所示，在第二导电层40与屏蔽层60之间设置不导电介质层80，其中，不导电介质层80至少对应设置在与数据线信号线引线411的正投影相对应的位置，而且，不导电介质层80不设置在栅线信号线引线211的正投影相对应的位置，这样一来，就能够通过不导电介质层80的设置，增加数据线信号线引线411到屏蔽层60之间的垂直距离h2，从而使得栅线信号线引线211到屏蔽层60之间的垂直距离h1和数据线信号线引线411到屏蔽层60之间的垂直距离h2相接近。

优选的，如图8所示，由于栅线信号线引线211到屏蔽层60之间的垂直距离h1为第一绝缘层30的厚度与第二绝缘层50的厚度之和，而数据线信号线引线411到屏蔽层60之间的垂直距离h2为第二绝缘层50的厚度与不导电介质层80的厚度之和，因此，设置不导电介质层80的厚度与第一绝缘层50的厚度相等，即可使得栅线信号线引线211到屏蔽层60之间的垂直距离h1与数据线信号线引线411到屏蔽层60之间的垂直距离h2相等，就能够使得栅线信号线引线211的信号传输延迟时间与数据线信号线引线411的信号传输延迟时间相同，从而避免显示面板在显示过程中由于栅线信号线引线211和数据线信号线引线411信号传输延迟时间不一致而容易产生的显示横条纹现象。

需要说明的是，阵列基板显示区域aa中的tft根据其上的栅极和栅极绝缘层相对于衬底基板的上下位置关系不同，可以划分为底栅型和顶栅型。底栅型指的是栅极相对于栅极绝缘层(对应于本发明实施例的第一绝缘层30)而言，位于靠近衬底基板一侧；顶栅型指的是栅极相对于栅极绝缘层而言，位于远离衬底基板的一侧。上述实施例的具体描述中，是以第一信号线引线21为栅线信号线引线211、第一信号线为栅线，以上述阵列基板中的tft为底栅型结构为例进行的说明。本发明实施例不限于此，阵列基板还可以为采用顶栅型结构，采用顶栅型结构的阵列基板，其第一信号线为数据线、第一信号线引线21为数据线信号线引线411，其他实施方式及工作原理与顶栅型相类似，此处不再赘述。

本发明实施例的另一方面，提供一种显示装置，包括上述任一项的阵列基板。

本发明实施例的显示装置，能够通过使位于走线区域bb的第一信号线引线21到屏蔽层60的垂直距离h1与第二信号线引线41到屏蔽层60的垂直距离之间的差值小于第一绝缘层30的厚度h3，以减小第一信号线引线的信号传输延迟时间与第二信号线引线的信号传输延迟时间的差距，从而减轻显示装置的显示横条纹现象。

由于在上述对本发明实施例的阵列基板的具体结构以及工作原理和可实现的效果的具体描述中，已经对于包括本发明实施例的阵列基板的显示装置进行了详细的说明，此处不再赘述。

本发明实施例的再一方面，提供一种阵列基板的制作方法，如图9所示，包括：

s101、在衬底基板10上依次形成第一导电层20、第一绝缘层30、第二导电层40；其中，第一导电层20包括走线区域bb的第一信号线引线21、第二导电层40包括走线区域bb的第二信号线引线41，第一信号线引线21与所述第二信号线引线41的正投影不重叠。

s102、在衬底基板10上，形成覆盖第二导电层40的绝缘薄膜，并减薄绝缘薄膜对应于第一信号线引线21正投影位置的部分，以得到具有减薄区域x的第二绝缘层50。

s103、在第二绝缘层50上形成位于走线区域bb的屏蔽层60。

如图4所示，首先在衬底基板10上依次形成第一导电层20、第一绝缘层30和第二导电层40，其中第一导电层20包括形成在显示区域aa内的第一信号线以及形成在走线区域bb内的第一信号线引线21，第二导电层40包括形成在显示区域aa内的第二信号线以及形成在走线区域bb内的第二信号线引线41，第一信号线引线21与第二信号线引线41之间至少相隔第一绝缘层30，且第一信号线引线21与第二信号线引线41的正投影不重叠。然后在衬底基板10上形成覆盖第二导电层40的绝缘薄膜，由于第二导电层40在形成第二信号线和第二信号线引线41以外的位置为镂空，镂空的部分能够露出在第二导电层40以下的第一绝缘层30，因此，覆盖第二导电层40的绝缘薄膜在第二导电层40镂空的部分即覆盖其镂空部分以下的第一绝缘层30。由于第二信号线引线41与第一信号线引线21的正投影不重叠，则绝缘薄膜对应第一信号线引线21的正投影位置直接覆盖在第一绝缘层30上。对绝缘薄膜对应于第一信号线引线21正投影位置的部分进行膜层减薄处理，从而得到具有减薄区域x的第二绝缘层50，第二绝缘层50的减薄区域x至少对应于第一信号线引线21的正投影位置。最后在第二绝缘层50上形成位于走线区域bb的屏蔽层60。

这样一来，能够通过在形成第二绝缘层50的过程中，增加对第二绝缘层50的对应减薄区域x的位置进行减薄处理，以使得减薄区域x位置处的第二绝缘层50的厚度小于第二绝缘层50其他位置处的厚度，从而实现使第一信号线引线21与屏蔽层60之间的垂直距离和第二信号线引线41与屏蔽层60之间的垂直距离的差值减小，进而使得第一信号线引线21与屏蔽层60之间的电容值与第二信号线引线41与屏蔽层60之间的电容值相接近。

进一步的，如图10所示，本发明实施例的制作方法还包括：

s201、在衬底基板10上形成第一绝缘层30之后，形成覆盖第二导电层40的绝缘薄膜之前，形成对应减薄区域x的刻蚀阻止图案70。

如图6所示，由于在通过刻蚀工艺对第二绝缘层50进行减薄处理时，仅通过控制刻蚀时间或其他类似方式难以对刻蚀程度进行准确的控制，无法保证在通过刻蚀使第二绝缘层50在减薄区域x的厚度为0的情况下，不对第二绝缘层50以下的第一绝缘层30进行刻蚀减薄。在这种情况下，在衬底基板10上形成第一绝缘层30之后，在形成覆盖第二导电层40的绝缘薄膜之前，在对应第二绝缘层50的减薄区域x的位置处形成刻蚀阻止图案70。这样一来，在对绝缘薄膜的减薄区域x进行减薄处理时，当刻蚀液将减薄区域x的绝缘薄膜完全刻蚀后，刻蚀液不能够对刻蚀阻止图案70产生刻蚀效果，从而能够在保证对减薄区域x的绝缘薄膜完全刻蚀的基础上，避免对刻蚀阻止图案70以下的第一绝缘层30进行刻蚀。

优选的，如图11或图12所示，形成对应减薄区域x的刻蚀阻止图案70包括：

s2011、在衬底基板10上形成半导体薄膜，并对半导体薄膜构图形成位于阵列基板的显示区域aa内的有源层图案，以及对应减薄区域x的刻蚀阻止图案70。

或者，s2012、在衬底基板10上形成透明导电薄膜，并对透明导电薄膜构图形成位于阵列基板的显示区域aa内的像素电极图案，以及对应减薄区域x的刻蚀阻止图案70。

在本发明实施例的阵列基板的制作过程中，如果单独在走线区域bb增设刻蚀阻止图案70，需要增加阵列基板的制作步骤，使制作工艺复杂化。在此基础上优选的，如图11所示，当刻蚀阻止图案70选用不导电介质材料制作时，可以选用与显示区域aa内的有源层图案相同的材料，而且在形成半导体薄膜后，对半导体薄膜进行构图，在形成位于显示区域aa内的有源层图案的同时，形成走线区域bb的对应减薄区域x的刻蚀阻止图案70。或者，如图12所示，当刻蚀阻止图案70选用导电材料制作时，可以选用与显示区域aa内的像素电极图案相同的材料，而且在形成透明导电薄膜后，对透明导电薄膜进行构图，在形成位于显示区域aa内的像素电极图案的同时，形成走线区域bb的对应减薄区域x的刻蚀阻止图案70。

优选的，如图13所示，本发明实施例的制作方法包括：

s301、在衬底基板10上依次形成第一导电层20、第一绝缘层30、第二导电层40；其中，第一导电层20包括走线区域bb的第一信号线引线21、第二导电层40包括走线区域bb的第二信号线引线41，第一信号线引线21与第二信号线引线41的正投影不重叠。

s302、在形成有第二导电层40的衬底基板10上，形成不导电介质层80，不导电介质层80设置在第二导电层40与屏蔽层60之间与第二信号线引线41的正投影相对应的位置。

s303、在形成有第二导电层40的衬底基板10上，形成第二绝缘层50。

s304、在第二绝缘层50上形成位于走线区域bb的屏蔽层。

首先在衬底基板10上依次形成第一导电层20、第一绝缘层30和第二导电层40，其中第一导电层20包括形成在显示区域aa内的第一信号线以及形成在走线区域bb内的第一信号线引线21，第二导电层40包括形成在显示区域aa内的第二信号线以及形成在走线区域bb内的第二信号线引线41，第一信号线引线21与第二信号线引线41之间至少相隔第一绝缘层30，且第一信号线引线21与第二信号线引线41的正投影不重叠。然后形成对应第二信号线引线41的正投影位置的不导电介质层80以及第二绝缘层50。

需要说明的是，形成不导电介质层80(s302)和形成第二绝缘层50(s303)的步骤不限定先后顺序，可以如图8所示，先形成不导电介质层80，然后形成第二绝缘层50，或者在形成第二绝缘层50之后，再在对应第二信号线引线41的正投影位置形成不导电介质层80均可。

最后在第二绝缘层50上形成位于走线区域bb的屏蔽层。

通过上述方式制作本发明实施例的真累基板，就能够通过不导电介质层80的设置，增加第二信号线引线41到屏蔽层60之间的垂直距离h2，从而使得第一信号线引线21到屏蔽层60之间的垂直距离h1和第二信号线引线41到屏蔽层60之间的垂直距离h2相接近。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。