具有复合式顶部电极的内嵌式存储器装置的制作方法

本发明实施例涉及一种具有复合式顶部电极的内嵌式存储器装置。

背景技术：

诸多现代电子装置含有电子存储器。电子存储器可为易失性存储器或非易失性存储器。非易失性存储器能够在缺少电力的情况下存储数据，而易失性存储器无法在缺少电力的情况下存储数据。归因于相对简单结构及其与互补金属氧化物半导体(CMOS)逻辑工艺的兼容性，非易失性存储器(例如磁阻式随机存取存储器(MRAM)及电阻式随机存取存储器(RRAM))有望成为下一代非易失性存储器技术的候选者。

技术实现要素：

根据本发明的实施例，一种存储器胞包含：底部电极，其安置于衬底上方；切换介电层，其安置于所述底部电极上方且具有可变电阻；覆盖层，其安置于所述切换介电层上方；及复合式顶部电极，其安置于所述覆盖层上方且邻接所述覆盖层，其中所述复合式顶部电极包含氮化钽(TaN)层及直接安置于所述氮化钽层上的氮化钛(TiN)膜。

根据本发明的实施例，一种内嵌式存储器胞包含：底部互连结构，其包含由底部层间介电(ILD)层环绕的底部金属化线；底部电极通路，其安置于所述底部互连结构上且由下介电层环绕；底部电极，其通过所述底部电极通路电连接到所述底部金属化线；电阻切换元件及覆盖层，所述电阻切换元件安置于所述底部电极上方且所述覆盖层安置于所述电阻切换元件上方；及复合式顶部电极，其安置于所述覆盖层上方且包括下顶部电极层及上顶部电极层，所述上顶部电极层具有比所述下顶部电极层小的厚度；其中所述上顶部电极层具有比所述下顶部电极层的氮摩尔比大的氮摩尔比。

根据本发明的实施例，一种用于制造存储器胞的方法包含：形成多层堆叠，所述多层堆叠包含底部电极层、位于所述底部电极层上方的切换介电层、位于所述切换介电层上方的覆盖层、位于所述覆盖层上方的下顶部电极层、位于所述下顶部电极层上方的上顶部电极层及位于所述上顶部电极层上方的硬掩模，其中所述上顶部电极层具有比所述下顶部电极层大的氮摩尔比；执行第一蚀刻以根据所述硬掩模图案化所述上顶部电极层及所述下顶部电极层及所述覆盖层；在所述上顶部电极层及所述下顶部电极层及所述覆盖层旁边形成侧壁间隔物；及执行第二蚀刻以根据所述侧壁间隔物及所述硬掩模图案化所述切换介电层及所述底部电极层。

附图说明

从结合附图阅读的以下详细描述最佳理解本揭露实施例的方面。应注意，根据业界标准做法，各种特征未按比例绘制。实际上，为使讨论清楚，可随意增大或减小各种特征的尺寸。

图1绘示具有复合式顶部电极的存储器胞的一些实施例的横截面图。

图2绘示具有图1的存储器胞的集成电路的一些实施例的横截面图。

图3到12绘示处于各种制造阶段中的集成电路的一些实施例的一系列横截面图，所述集成电路包括存储器胞。

图13绘示用于制造具有存储器胞的集成电路的方法的一些实施例的流程图。

具体实施方式

本揭露实施例提供用于实施本揭露实施例的不同特征的诸多不同实施例或实例。下文将描述组件及布置的特定实例以简化本揭露实施例。当然，此等仅为实例且不意在限制。例如，在以下描述中，使第一特征形成于第二特征上方或形成于第二特征上可包括形成直接接触的所述第一特征及所述第二特征的实施例，且也可包括额外特征可形成于所述第一特征与所述第二特征之间使得所述第一特征及所述第二特征可不直接接触的实施例。另外，本揭露实施例可在各种实例中重复参考元件符号及/或字母。此重复是为了简化及清楚且其本身不指示所讨论的各种实施例及/或配置之间的关系。

此外，为便于描述，空间相对术语(例如“顶部”、“底部”、“下面”、“下方”、“下”、“上方”、“上”及其类似者)在本文中可用于描述一个元件或特征与另外(若干)元件或(若干)特征的关系，如图中所绘示。空间相对术语除涵盖图中所描绘的定向之外，还意欲涵盖装置在使用或操作中的不同定向。设备可依其他方式定向(旋转90度或依其他定向)且还可据此解译本文中所使用的空间相对描述词。

再者，为便于描述，“第一”、“第二”、“第三”等等可在本文中用于区分一个图或一系列图的不同元件。“第一”、“第二”、“第三”等等不意欲描述对应元件。因此，结合第一图所描述的“第一介电层”未必对应于结合另一图所描述的“第一介电层”。

半导体制造的趋势为：将不同类型的装置集成到单一衬底上以达成较高集成度。实例为衬底，其具有其中形成逻辑装置的逻辑区域及其中嵌入存储器装置的存储器区域。存储器装置包括由电阻切换元件分离的一对电极。取决于施加到所述对电极的电压，所述电阻切换元件将经历与第一数据状态(例如“0”或“重设”)相关联的高电阻状态与与第二数据状态(例如“1”或“设定”)相关联的低电阻状态之间的可逆变化。所述存储器装置与互补金属氧化物半导体(CMOS)逻辑工艺相容且可插入到两个互连金属层之间。所述存储器装置耦合到此等两个互连金属层以用于数据存储及传输。存储器胞的顶部电极通过顶部电极通路(称为TEVA)耦合到上互连金属层。用于形成所述TEVA的过程引入接触挑战：所述顶部电极及所述TEVA无法彼此完全接触，此可导致大接触电阻及增加的电阻-电容延迟。更详细而言，在形成存储器胞的顶部电极之后，介电层形成于所述顶部电极上方，接着进行图案化过程以形成穿过所述介电层的开口用于TEVA填充。所述顶部电极在其内形成所述TEVA之前暴露于空气。因此，原生界面氧化层在空气暴露期间形成于所述顶部电极与所述TEVA之间，此引入接触挑战。

本申请案涉及一种具有复合式顶部电极的改进存储器装置及对应制造方法，所述复合式顶部电极消除/抑制所述顶部电极暴露期间的界面/氧化层。借此，可显著改进所述存储器装置的RC性质。在一些实施例中，一种存储器胞包含：底部电极，其安置于衬底上方；及切换介电层，其具有可变电阻且安置于所述底部电极上方。覆盖层安置于所述切换介电层上方。复合式顶部电极安置于所述覆盖层上方且邻接所述覆盖层。所述复合式顶部电极包含氮化钽(TaN)层及直接安置于所述氮化钽层上的氮化钛(TiN)膜。由于具有所述TiN膜作为所述复合式顶部电极的最上部分，所以当暴露所述顶部电极来形成TEVA时，消除或不形成界面/氧化层，借此改进所述顶部电极与所述TEVA之间的RC性质。

图1绘示根据一些实施例的具有复合式顶部电极的存储器胞100的横截面图。如图1中所展示，存储器胞100包含具有布置于半导体衬底101上方的下互连结构120及上互连结构134的后段工艺(BEOL)金属化堆叠。下互连结构120包括堆叠于底部层间介电(ILD)层124内的一或多个底部金属化线122。底部ILD层124可为(例如)氧化物、低k介电质或极低k介电质(即，具有小于约2的介电常数k的介电质)，且底部金属化线122可为(例如)金属(例如铜)。上互连结构134包括顶部ILD层136及覆于顶部ILD层136上方的顶部金属化层138。顶部ILD层136可为(例如)低k介电质或极低k介电质，且顶部金属化层138可为(例如)金属(例如铜)。

存储器胞100包含布置于下互连结构120上方的底部电极102。底部电极102可为导电材料，例如氮化钛。底部电极102还可包含(例如)氮化钽、铂、铱、钨、钌或其类似者。在一些实施例中，底部电极102通过布置于底部电极102与底部金属化线122之间的底部电极通路126电耦合到下互连结构120的底部金属化线122。底部电极通路126可为(例如)导电材料(例如铂、铱、钌或钨)且可充当用于防止材料在底部金属化线122与底部电极102之间扩散的扩散障壁层。底部电极通路126可包括顶部区域及底部区域。底部区域包括比顶部区域小的覆盖区且从顶部区域垂直向下延伸到下互连结构120。存储器胞100进一步包含布置于底部电极102上方的切换介电层104。切换介电层104可为高k层(即，具有大于3.9的介电常数k的层)，例如氧化钽、氧化钽铪、氧化钽铝或包括钽、氧及一或多种其他元素的另一材料。覆盖层106布置于切换介电层104上方。覆盖层106可包含一或多个金属层，例如钛层。覆盖层106还可包含锆、镧、钽、铝、钨、钌、铂、镍、铜、金或其类似者。

复合式顶部电极114布置于覆盖层106上方且邻接覆盖层106。在一些实施例中，复合式顶部电极114的厚度约比切换介电层104的厚度大2倍到3倍。在一些实施例中，复合式顶部电极114通过布置于复合式顶部电极114与顶部金属化层138之间的顶部电极通路140电耦合到上互连结构134的顶部金属化层138。顶部电极通路140可为(例如)导电材料，例如铜、铝或钨。粘胶层142可环绕顶部电极通路140的底部及侧壁表面且可包含钽或氮化钽。复合式顶部电极114包含下顶部电极层110及上顶部电极层112。除共同充当顶部电极之外，下顶部电极层110及上顶部电极层112还分别充当不同障壁层。上顶部电极层112防止在复合式顶部电极114与顶部电极通路140之间形成界面层或氧化层。下顶部电极层110防止顶部电极通路140的金属材料扩散到下伏切换介电层104。在一些实施例中，下顶部电极层110为氮化钽(TaN)层，且上顶部电极层112为直接安置于TaN层上的氮化钛(TiN)膜，其具有大于TaN层中的氮浓度的氮浓度。例如，下顶部电极层110可具有从约0.3到约1(较佳地，0.3到0.5)范围内的氮与钽的摩尔比。上顶部电极层112可具有大体上等于1的氮与钛的摩尔比。在一些进一步实施例中，下顶部电极层110可具有：主要部分，其具有大于0.3的氮与钽的摩尔比；及小上部分(在图1中展现为通过虚线来与主要部分分离)，其由于制造而具有在顶面处大体上为0的氮与钽的逐渐减小摩尔比。

在一些实施例中，存储器胞100可进一步包含布置于复合式顶部电极114上方的硬掩模130。硬掩模130是来自存储器胞100的制造的剩余材料。此外，硬掩模130可为(例如)介电质，例如二氧化硅或氮化硅。在一些实施例中，侧壁间隔物132经安置成环绕且沿着覆盖层106、复合式顶部电极114及硬掩模130的侧壁。侧壁间隔物132防止复合式顶部电极114与底部电极102之间的泄漏且在存储器胞100的制造期间用于界定底部电极102、切换介电层104及底部电极通路126的覆盖区。侧壁间隔物132可为(例如)氮化硅或多层氧化物-氮化物-氧化物膜。因此，可垂直对准底部电极102、切换介电层104及底部电极通路126的侧壁。覆盖层106、复合式顶部电极114及硬掩模130的侧壁还可经垂直对准且从底部电极102的侧壁凹进。在一些实施例中，存储器胞100进一步包含环绕底部电极通路126的底部区域的下介电层108及安置于下介电层108上方的上介电层118。上介电层118沿底部电极102、切换介电层104、底部电极通路126及侧壁间隔物132的侧壁连续延伸且覆于硬掩模130上方。在一些实施例中，下介电层108及上介电层118可包含彼此相同的介电材料或彼此不同的介电材料，且可由(例如)碳化硅(SiC)、氮化硅(SiN_x)或复合式介电膜的一或多个层组成。

在存储器胞100的操作期间，将电压施加于复合式顶部电极114与底部电极102之间。可将电压施加于复合式顶部电极114与底部电极102之间以读取、设定或擦除存储器胞100。例如，可施加电压来触发切换介电层104与覆盖层106之间的反应。切换介电层104与覆盖层106之间的反应提取或推动来自切换介电层104的氧且形成或破坏一或多个导电纤丝。因此，在(例如)用于代表低或高位状态的相对较低或较高电阻状态中，存储器胞100可具有可变电阻。

图2绘示根据一些额外实施例的包括存储器胞201(例如图1的存储器胞100)的集成电路装置200的横截面图。如图2中所展示，存储器胞201可安置于半导体衬底206上方，在半导体衬底206上，电晶体207布置于隔离区域203之间。电晶体207包括源极区域221、漏极区域239、栅极电极233及栅极介电层237。存储器胞201布置于互连结构211中，互连结构211由彼此上下水平层叠且彼此通过通路耦合的交替金属及介电层组成。用于操作存储器胞201的源极线213(SL)通过安置于一或多个ILD层208内的接触件219、第一金属互连线217及第一金属通路215连接到源极区域221。用于定址存储器胞201的字线235(WL)被形成且电耦合到栅极电极233。存储器胞201的底部电极102通过以下各者连接到漏极区域239：底部电极通路126；第一、第二、第三及第四金属化线202A到202D的一或多者；及金属通路222A到222D，其等形成于金属化线202A至202D之间。顶部电极通路140将存储器胞201的复合式顶部电极114连接到位线，所述位线对应于安置于ILD层226内的第五金属互连层224。切换介电层104安置于底部电极102上且具有与底部电极102及底部电极通路126的侧壁垂直对准的侧壁。覆盖层106安置于切换介电层104与复合式顶部电极114之间，具有与复合式顶部电极114的侧壁垂直对准的侧壁。侧壁间隔物132安置于切换介电层104上且沿着覆盖层106及复合式顶部电极114的侧壁。下介电层108环绕底部电极通路126，且上介电层118邻接下介电层108且覆盖底部电极102、切换介电层104及侧壁间隔物132的侧壁。

复合式顶部电极114包括下顶部电极层110及直接布置于下顶部电极层110上的上顶部电极层112。在一些实施例中，下顶部电极层110为氮化钽(TaN)层，其具有从约0.3到约1(较佳地，约0.3到约0.5)范围内的氮与钽的摩尔比。TaN层防止顶部电极通路140的金属材料扩散到切换介电层104。在一些实施例中，上顶部电极层112为氮化钛(TiN)膜，其具有大体上等于1或大于1的氮与钛的摩尔比。高氮TiN膜防止在复合式顶部电极114与顶部电极通路140之间形成界面层或氧化层。

图3到12绘示展示形成集成电路装置的方法的横截面图的一些实施例。

如图3的横截面图300中所展示，使底部通路开口302形成于覆于下互连结构120上方的下介电层108内。下互连结构120包括由底部ILD层124横向环绕的底部金属化线122。底部ILD层124可为(例如)极低k介电质，且底部金属化线122可为(例如)金属(例如铜)。下介电层108形成于下互连结构120上方，其中底部通路开口302暴露底部金属化线122。下介电层108可为(例如)介电质，例如二氧化硅或氮化硅。用于形成底部通路开口302的过程可包括：将下介电层108沉积于下互连结构120上方，接着进行光刻过程。光致抗蚀层可形成于下介电层108上方且对应于待形成的底部通路开口302来遮蔽下介电层108的区域。接着，可根据光致抗蚀层来对下介电层108选择性施加一或多个蚀刻剂。可在施加一或多个蚀刻剂之后移除光致抗蚀层。

如图4的横截面图400中所展示，通过一系列气相沉积技术(例如物理气相沉积、化学气相沉积等等)来将多层堆叠沉积于下介电层108上方。首先，使底部电极通路126形成于下介电层108上方而填充底部通路开口302。底部电极通路126可(例如)由导电材料(例如多晶硅、氮化钛、氮化钽、铂、金、铱、钌、钨或其类似者)形成。例如，底部电极通路126可为通过原子层沉积(ALD)过程及接着平面化过程来形成的氮化钛层。接着，使以下层相继形成于底部电极通路126及下介电层108上方：底部电极102、切换介电层104、覆盖层106、下顶部电极层110及上顶部电极层112。可通过一系列气相沉积技术(例如物理气相沉积、化学气相沉积等等)来形成此等层。在一些实施例中，底部电极102可包含金属氮化物(例如氮化钛(TiN)、氮化钽(TaN)或其类似者)及/或金属(例如钛(Ti)、钽(Ta)或其类似者)。在一些实施例中，切换介电层104可包含金属氧化物复合物，例如氧化铪铝(HfAlO_x)、氧化锆(ZrO_x)、氧化铝(AlO_x)、氧化镍(NiO_x)、氧化钽(TaO_x)或氧化钛(TiO_x)。覆盖层106可包含钛(Ti)、铪(Hf)、铂(Pt)、钌(Ru)及/或铝(Al)。

在一些实施例中，通过物理气相沉积过程来形成下顶部电极层110及上顶部电极层112。例如，可通过沉积具有从约到约范围内的厚度的TaN层来形成下顶部电极层110，且可通过沉积具有从约至约范围内的厚度的TiN层来形成上顶部电极层112。对应钽靶及钛靶用于与依不同流动速率施加的氮气一起溅镀：上顶部电极层112由比下顶部电极层110多的氮形成，使得其在被暴露时更不易于与空气反应且保护本身免受氧化。在一些实施例中，可原位(即，在相同沉积室内)执行下顶部电极层110及上顶部电极层112的沉积过程。在一些实施例中，在切断氮气源之后的短时间内继续溅镀过程以清除钽靶及钛靶。因此，下顶部电极层110及/或上顶部电极层112的最顶部部分可具有逐渐减小的氮摩尔比，其甚至可在顶部电极层的顶面处减小到0。在一些实施例中，氮摩尔比可单调递减或可遵循高斯(Gaussian)分布类型或一些其他分布类型。

如图5的横截面图500中所展示，在一些实施例中，可使硬掩模130形成于复合式顶部电极114上以促进存储器胞的图案化。可通过沉积例如二氧化硅或氮化硅的介电层(由虚线展示)且接着进行用于图案化的光刻过程来形成硬掩模130。

如图6的横截面图600中所展示，通过第一蚀刻602来根据硬掩模130图案化上顶部电极层112、下顶部电极层110及覆盖层106。第一蚀刻602可包含干式蚀刻(例如等离子蚀刻过程)，其可具有包括CF₄、CH₂F₂、Cl₂、BCl₃及/或其他化学物质的蚀刻剂化学作用。上顶部电极层112及下顶部电极层110经图案化以共同形成复合式顶部电极114。

如图7的横截面图700中所展示，使侧壁间隔物132形成于切换介电层104上方且加衬于覆盖层106、复合式顶部电极114及硬掩模130的侧壁上。侧壁间隔物132从与切换介电层104的上表面大致齐平处延伸到与硬掩模130的上表面大致齐平处。侧壁间隔物132可(例如)由氮化硅或多层氧化物-氮化物-氧化物膜(其具有夹置于一对氧化层之间的氮化层)形成。用于形成侧壁间隔物132的过程可包括：将等形中间层沉积于切换介电层104上方；及加衬于覆盖层106、复合式顶部电极114及硬掩模130上。可使用等形沉积技术(例如化学气相沉积(CVD))来沉积中间层。在沉积中间层之后，可将蚀刻剂施加到中间层达约为蚀刻剂蚀刻穿过中间层的厚度所花费的时间。蚀刻剂移除中间层的横向伸展部，借此导致侧壁间隔物132。

如图8的横截面图800中所展示，执行第二蚀刻802以根据侧壁间隔物132及硬掩模130来图案化切换介电层104、底部电极102及底部电极通路126。第二蚀刻802可包含干式蚀刻(例如等离子蚀刻过程)，其可具有包括CF₄、CH₂F₂、Cl₂、BCl₃及/或其他化学物质的蚀刻剂化学作用。

如图9的横截面图900中所展示，使上介电层118形成于下介电层108上方且加衬于底部电极通路126、底部电极102、切换介电层104、侧壁间隔物132及硬掩模130上。在替代实施例中，底部电极通路126可经平面化以具有与下介电层108的上表面横向对准的上表面。在此情况中，上介电层118具有底部电极102的底面横向对准的底面。上介电层118可(例如)由介电材料(例如二氧化硅或氮化硅)形成。此外，可(例如)使用等形沉积技术来形成上介电层118。

如图10的横截面图1000中所展示，使顶部ILD层136形成于上介电层118上方且环绕上介电层118。顶部ILD层136可为(例如)低k或极低k介电质。在一些实施例中，用于形成顶部ILD层136的过程包括：沉积中间ILD层；及使化学机械抛光(CMP)执行到中间ILD层中以使中间ILD层的顶面平面化。

如图11中的横截面图1100中所展示，执行第三蚀刻1106以形成穿过顶部ILD层136、上介电层118及硬掩模130而到达复合式顶部电极114的顶部电极通路开口1102。在一些实施例中，用于执行第三蚀刻1106的过程可包括：形成且图案化顶部ILD层136上方的光致抗蚀层或硬掩模层1104；及根据光致抗蚀层或硬掩模层1104来图案化以形成顶部电极通路开口1102。其后，可移除光致抗蚀层或硬掩模层1104。由于复合式顶部电极114的暴露上顶部电极层112由不易与空气反应(相较于下顶部电极层110)的金属或金属复合材料(例如具有大体上等于1的Ti与N的摩尔比的TiN层)制成，所以将在顶部电极通路开口1102的形成期间及在其形成之后使较薄界面层形成于暴露上顶部电极层112的顶面处。

如图12的横截面图1200中所展示，形成填充顶部电极通路开口1102以形成顶部电极通路140且从顶部ILD层136悬伸以形成顶部金属化层138的导电层。导电层可为(例如)金属，例如铜或钨。用于形成导电层的过程可包括：将中间导电层沉积于剩余顶部ILD层136上方；及填充顶部电极通路开口1102。接着，可使用光刻来图案化导电层。在一些实施例中，在填充导电层之前，可形成环绕顶部电极通路140的底面及侧壁表面的粘胶层142且粘胶层142可包含钽或氮化钽来促进顶部电极通路140与上顶部电极层112之间的接触。

图13展示形成快闪存储器装置的方法1300的流程图的一些实施例。尽管已相对于图3到12来描述方法1300，但应了解，方法1300不受限于图3到12中所揭示的此等结构，而是可独立于图3到12中所揭示的结构而单独存在。类似地，应了解，图3到12中所揭示的结构不受限于方法1300，而是可独立为与方法1300无关的结构。此外，尽管下文将所揭示的方法(例如方法1300)绘示及描述为一系列动作或事件，但应了解，此等动作或事件的绘示顺序不应被解译意在限制。例如，一些动作可依不同顺序发生及/或与除本文中所绘示及/或所描述的动作或事件之外的其他动作或事件同时发生。另外，可不需要所有绘示动作来实施本文中的描述的一或多个方面或实施例。此外，可在一或多个单独动作及/或阶段中实施本文中所描绘的动作的一或多者。

在1302中，使底部通路开口形成于覆于下互连结构上方的下介电层内。所述下互连结构可包含由底部ILD层横向环绕的底部金属化线。形成穿过所述下介电层以暴露所述底部金属化线的所述底部通路开口。图3绘示对应于动作1302的横截面图300的一些实施例。

在1304中，通过一系列气相沉积技术(例如物理气相沉积、化学气相沉积等等)来将多层堆叠沉积于下介电层108上方。首先，使底部电极通路形成于所述下介电层上方且填充所述底部通路开口。所述底部电极通路可为通过原子层沉积(ALD)过程及接着平面化过程来形成的氮化钛层。接着，使以下层相继形成于所述底部电极通路及所述下介电层上方：底部电极、切换介电层、下顶部电极层及上顶部电极层。在一些实施例中，通过物理气相沉积过程来形成所述下顶部电极层及所述上顶部电极层。例如，可通过沉积TaN层来形成所述下顶部电极层，且可通过沉积比所述TaN层薄的TiN层来形成所述上顶部电极层。所述上顶部电极层由比所述下顶部电极层多的氮形成，使得其在被暴露时更不易于与空气反应且保护本身免受氧化。图4绘示对应于动作1304的横截面图400的一些实施例。

在1306中，使硬掩模形成于所述上顶部电极层上。可通过沉积介电层且接着进行用于图案化的光刻过程来形成所述硬掩模。图5绘示对应于动作1306的横截面图500的一些实施例。

在1308中，执行第一蚀刻以根据所述硬掩模来图案化所述上顶部电极层、所述下顶部电极层及所述覆盖层。图6绘示对应于动作1308的横截面图600的一些实施例。

在1310中，使侧壁间隔物形成于所述切换介电层上方且加衬于所述覆盖层、所述复合式顶部电极及所述硬掩模的侧壁上。图7绘示对应于动作1310的横截面图700的一些实施例。

在1312中，执行第二蚀刻以根据所述侧壁间隔物及所述硬掩模来图案化所述切换介电层、所述底部电极及所述底部电极通路。图8绘示对应于动作1312的横截面图800的一些实施例。

在1314中，使上介电层形成于所述下介电层上方且加衬于所述底部电极通路、所述底部电极层、所述切换介电层、所述侧壁间隔物及所述硬掩模上。图9绘示对应于动作1314的横截面图900的一些实施例。

在1316中，使顶部ILD层形成于所述上介电层上方且环绕所述上介电层。图10绘示对应于动作1316的横截面图1000的一些实施例。

在1318中，执行第三蚀刻以形成穿过所述顶部ILD层、所述上介电层及所述硬掩模而到达所述上顶部电极层的顶部电极通路开口。图11绘示对应于动作1318的横截面图1100的一些实施例。

在1320中，形成填充所述顶部电极通路开口且从所述顶部ILD层悬伸以形成顶部电极通路及顶部金属化层的导电层。图12绘示对应于动作1320的横截面图1200的一些实施例。

应了解，尽管本发明实施例在讨论本文中所描述的方法的方面时参考例示性结构，但所述方法不受限于所呈现的对应结构。确切而言，方法(及结构)应被视为彼此独立且能够单独存在且在不考量图中所描绘的特定方面的任何者的情况下被实践。另外，可依任何适合方式(例如，通过旋涂、溅镀、生长及/或沉积技术等等)形成本文中所描述的层。

此外，所属领域的技术人员可基于阅读及/或理解本说明书及附图来设想等效替代及/或修改。本揭露实施例包括此等修改及替代且一般不意欲受此限制。例如，尽管本文中所提供的图被绘示及描述为具有特定掺杂类型，但应了解，可利用所属领域的一般技术人员所了解的替代掺杂类型。

因此，可从上文了解，本揭露实施例提供一种存储器胞。底部电极安置于衬底上方。具有可变电阻的切换介电层安置于所述底部电极上方。覆盖层安置于所述切换介电层上方。复合式顶部电极安置于所述覆盖层上方且邻接所述覆盖层。所述复合式顶部电极包含氮化钽(TaN)层及直接安置于所述氮化钽层上的氮化钛(TiN)膜。

在另一实施例中，本揭露实施例涉及一种内嵌式存储器胞。所述内嵌式存储器胞包含：底部互连结构，其具有由底部层间介电(ILD)层环绕的底部金属化线；及底部电极通路，其安置于所述底部互连结构上且由下介电层环绕。所述内嵌式存储器胞进一步包含：底部电极，其通过所述底部电极通路来电连接到所述底部金属化线；及电阻切换元件及覆盖层，所述电阻切换元件安置于所述底部电极上方且所述覆盖层安置于所述电阻切换元件上方。复合式顶部电极安置于所述覆盖层上方且包括下顶部电极层及上顶部电极层，所述上顶部电极层具有比所述下顶部电极层小的厚度。所述上顶部电极层具有比所述下顶部电极层的氮摩尔比大的氮摩尔比。

在又一实施例中，本揭露实施例涉及一种制造集成电路(IC)的方法。所述方法包含：形成多层堆叠，所述多层堆叠包含底部电极层、位于所述底部电极层上方的切换介电层、位于所述切换介电层上方的覆盖层、位于所述覆盖层上方的下顶部电极层、位于所述下顶部电极层上方的上顶部电极层及位于所述上顶部电极层上方的硬掩模。所述上顶部电极层具有比所述下顶部电极层大的氮摩尔比。所述方法进一步包含：执行第一蚀刻以根据所述硬掩模来图案化所述上顶部电极层及所述下顶部电极层及所述覆盖层。所述方法进一步包含：在所述上顶部电极层及所述下顶部电极层及所述覆盖层旁边形成侧壁间隔物。所述方法进一步包含：执行第二蚀刻以根据所述侧壁间隔物及所述硬掩模来图案化所述切换介电层及所述底部电极层。

上文已概述若干实施例的特征，使得所属领域的技术人员可较佳理解本揭露实施例的方面。所属领域的技术人员应了解，其可易于使用本揭露实施例作为设计或修改用于实施相同目的及/或达成本文中所引入的实施例的相同优点的其他过程及结构的基础。所属领域的技术人员也应意识到，此等等效建构不应背离本揭露实施例的精神及范围，且其可在不背离本揭露实施例的精神及范围的情况下对本文作出各种改变、取代及变更。

元件符号列表

100 存储器胞

101 半导体衬底

102 底部电极

104 切换介电层

106 覆盖层

108 下介电层

110 下顶部电极层

112 上顶部电极层

114 复合式顶部电极

118 上介电层

120 下互连结构

122 底部金属化线

124 底部层间介电(ILD)层

126 底部电极通路

130 硬掩模

132 侧壁间隔物

134 上互连结构

136 顶部层间介电(ILD)层

138 顶部金属化层

140 顶部电极通路

142 粘胶层

200 集成电路装置

201 存储器胞

202A 第一金属化线

202B 第二金属化线

202C 第三金属化线

202D 第四金属化线

203 隔离区域

206 半导体衬底

207 电晶体

208 层间介电(ILD)层

211 互连结构

213 源极线(SL)

215 第一金属通路

217 第一金属互连线

219 接触件

221 源极区域

222A至222D 金属通路

224 第五金属互连层

226 层间介电(ILD)层

233 栅极电极

235 字线

237 栅极介电层

239 漏极区域

300 横截面图

302 底部通路开口

400 横截面图

500 横截面图

600 横截面图

602 第一蚀刻

700 横截面图

800 横截面图

802 第二蚀刻

900 横截面图

1000 横截面图

1100 横截面图

1102 顶部电极通路开口

1104 光致抗蚀层/硬掩模层

1106 第三蚀刻

1200 横截面图

1300 方法

1302 动作

1304 动作

1306 动作

1308 动作

1310 动作

1312 动作

1314 动作

1316 动作

1318 动作

1320 动作