半导体器件及其形成方法与流程

本发明涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。

背景技术：

互联结构是半导体器件制造的工艺中一种重要的结构。互联结构中包括互联线、以及连接上下层互联线的通孔插塞。同一层的互联线在不同区域实现各自的电学连接功能，为此，不同区域的互联线需要分别断开。

随着互联结构特征尺寸的不断减小，光刻关键尺寸逐渐接近甚至超出了光刻的物理极限，由此给光刻技术提出了更加严峻的挑战。因此在形成上述互联结构的过程中需要采用两次构图形成最终的目标图案，以克服单次构图不能达到的光刻极限。

然而，实现上述互联结构构成的半导体器件的可靠性较差。

技术实现要素：

本发明解决的问题是提供一种半导体器件及其形成方法，以提高半导体器件的可靠性。

为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供基底，基底上具有第一介质层；在第一介质层上形成通孔掩膜层；在通孔掩膜层中形成贯穿通孔掩膜层的第一掩膜通孔；在通孔掩膜层中形成贯穿通孔掩膜层的第二掩膜通孔；以通孔掩膜层为掩膜刻蚀第一介质层，在第一掩膜通孔底部的第一介质层中形成第一介质通孔，在第二掩膜通孔底部的第一介质层中形成第二介质通孔；形成第一导电层和第二导电层，第一导电层包括位于第一介质通孔中的第一底层导电层、以及位于第一底层导电层上和部分第一介质层上的第一顶层导电层，第二导电层包括位于第二介质通孔中的第二底层导电层、以及位于第二底层导电层上和部分第一介质层上的第二顶层导电层，第二顶层导电层和第一顶层导电层相互分立；在第一介质层上形成第二介质层，第二介质层覆盖第一顶导电层侧壁和第二顶导电层侧壁，且暴露出第一顶导电层和第二顶导电层的顶部表面。

可选的，所述通孔掩膜层的材料包括氧化硅、多晶硅、碳化硅或碳氮化硅。

可选的，形成所述第一掩膜通孔后，形成所述第二掩膜通孔。

可选的，在所述通孔掩膜层中形成所述第一掩膜通孔的步骤包括：在所述通孔掩膜层上形成第一平坦层；在第一平坦层上形成第一底部抗反射层；在第一底部抗反射层上形成第一光刻胶层，第一光刻胶层中具有贯穿第一光刻胶层的第一光刻开口；以第一光刻胶层为掩膜刻蚀第一光刻开口底部的第一底部抗反射层和第一平坦层，在第一光刻开口的底部形成贯穿第一平坦层的第一转印开口；以第一平坦层为掩膜刻蚀第一转印开口底部的通孔掩膜层，形成所述第一掩膜通孔；刻蚀第一转印开口底部的通孔掩膜层后，去除第一平坦层。

可选的，在所述通孔掩膜层中形成所述第二掩膜通孔的步骤包括：在所述通孔掩膜层上、以及第一掩膜通孔中形成第二平坦层；在第二平坦层上形成第二底部抗反射层；在第二底部抗反射层上形成第二光刻胶层，第二光刻胶层中具有贯穿第二光刻胶层的第二光刻开口；以第二光刻胶层为掩膜刻蚀第二光刻开口底部的第二底部抗反射层和第二平坦层，在第二光刻开口的底部形成贯穿第二平坦层的第二转印开口；以第二平坦层为掩膜刻蚀第二转印开口底部的通孔掩膜层，形成所述第二掩膜通孔；刻蚀第二转印开口底部的通孔掩膜层后，去除第二平坦层。

可选的，还包括：在以通孔掩膜层为掩膜刻蚀第一介质层的过程中，刻蚀部分通孔掩膜层直至暴露出第一介质层，使通孔掩膜层形成第一分割层和第二分割层，第二分割层和第一分割层相互分立；形成所述第一导电层和第二导电层后，第一分割层贯穿第一顶层导电层，在第一顶层导电层的延伸方向上第一分割层切断第一顶层导电层，第二分割层贯穿第二顶层导电层，在第二顶层导电层的延伸方向上第二分割层切断第二顶层导电层；所述第二介质层还覆盖第一分割层在垂直于第一顶层导电层延伸方向的两侧侧壁，第二介质层还覆盖第二分割层在垂直于第二顶层导电层延伸方向的两侧侧壁，且第二介质层暴露出第一分割层的顶部表面和第二分割层的顶部表面。

可选的，还包括：在形成第一掩膜通孔和第二掩膜通孔之后，且在以通孔掩膜层为掩膜刻蚀第一介质层之前，在通孔掩膜层上形成第一分割掩膜层和第二分割掩膜层，第二分割掩膜层和第一分割掩膜层相互分立；在以通孔掩膜层为掩膜刻蚀第一介质层的过程中，以第一分割掩膜层和第二分割掩膜层为掩膜刻蚀通孔掩膜层直至暴露出第一介质层，使第一分割掩膜层底部的通孔掩膜层形成所述第一分割层，使第二分割掩膜层底部的通孔掩膜层形成所述第二分割层；以第一分割掩膜层和第二分割掩膜层为掩膜刻蚀通孔掩膜层后，去除第一分割掩膜层和第二分割掩膜层；去除第一分割掩膜层和第二分割掩膜层后，形成所述第一导电层和第二导电层。

可选的，所述第一分割掩膜层的材料包括无定形碳、多晶硅、氧化硅、氮化硅或有机底部抗反射层材料；所述第二分割掩膜层的材料包括无定形碳、多晶硅、氧化硅、氮化硅或有机底部抗反射层材料。

可选的，形成所述第一分割掩膜层和第二分割掩膜层的方法包括：在所述第一掩膜通孔和第二掩膜通孔中、以及通孔掩膜层上形成分割掩膜材料层；图形化所述分割掩膜材料层，形成所述第一分割掩膜层和第二分割掩膜层。

可选的，所述第一分割掩膜层的数量为若干个，所述第二分割掩膜层的数量为若干个；图形化所述分割掩膜材料层的步骤包括：进行第一次图形化分割掩膜材料层，形成贯穿分割掩膜材料层的若干第一槽；形成第一槽后，进行第二次图形化分割掩膜材料层，在相邻第一槽之间的分割掩膜材料层中形成贯穿分割掩膜材料层的第二槽，形成第二槽后，使分割掩膜材料层形成所述第一分割掩膜层和第二分割掩膜层。

可选的，形成所述第一导电层和第二导电层的方法包括：在所述第一介质通孔和第二介质通孔中、第一介质层上、以及第一分割层和第二分割层上形成初始导电膜；平坦化所述初始导电膜直至暴露出第一分割层和第二分割层的顶部表面，使初始导电膜形成所述中间导电膜；图形化中间导电膜以形成所述第一导电层和第二导电层。

可选的，平坦化所述初始导电膜的工艺包括化学机械研磨工艺。

可选的，所述第一掩膜通孔的数量为若干个，所述第二掩膜通孔的数量为若干个；所述第一导电层的数量为若干个，所述第二导电层的数量为若干个；图形化所述中间导电膜的步骤包括：进行第一次图形化中间导电膜，形成贯穿中间导电膜的若干第三槽；形成第三槽后，进行第二次图形化中间导电膜，在相邻第三槽之间的中间导电膜中形成贯穿中间导电膜的第四槽，形成第四槽后，使中间导电膜形成所述第一导电层和第二导电层。

可选的，形成所述第二介质层的方法包括：在所述第一导电层和第二导电层上、第一介质层上、以及第一分割层和第二分割层上形成第二介质膜；平坦化所述第二介质膜直至暴露出第一分割层和第二分割层的顶部表面、以及第一顶导电层顶部表面和第二顶导电层顶部表面，使第二介质膜形成所述第二介质层。

可选的，平坦化所述第二介质膜的工艺包括化学机械研磨工艺。

可选的，所述第二介质层的材料为氧化硅；形成所述第二介质层的方法包括旋涂工艺。

可选的，所述第一介质层的材料包括低k介质材料或超低k介质材料；所述第二介质层的材料包括低k介质材料或超低k介质材料。

本发明还提供一种采用上述任意一项方法形成的半导体器件。

与现有技术相比，本发明的技术方案具有以下优点：

本发明技术方案提供的半导体器件的形成方法中，受到光刻工艺极限的限制，需要先后在通孔掩膜层中形成贯穿通孔掩膜层的第一掩膜通孔和第一掩膜通孔。由于第二介质层在形成第一导电层和第二导电层之后形成，因此无需在第二介质层中定义第一顶层导电层和第二顶层导电层的空间。且形成第一掩膜通孔和第二掩膜通孔的工艺在第二介质层之前进行，因此形成第一掩膜通孔和第一掩膜通孔的工艺不会对第二介质层造成损伤。综上，避免对第一顶层导电层和第二顶层导电层侧壁的第二介质层造成损伤，提高了半导体器件的可靠性。

其次，在形成第一介质通孔的同时形成第二介质通孔，因此无需多次去除对应的掩膜层，降低了对第一介质通孔和第二介质通孔内壁的第一介质层的损伤。

附图说明

图1至图18是本发明一实施例中半导体器件形成过程的结构示意图。

具体实施方式

正如背景技术所述，现有技术形成的半导体器件的可靠性较差。

一种半导体器件的形成方法，包括：提供基底和位于基底上的介质层，基底中具有底层金属层；在介质层上形成沟槽掩膜层，所述沟槽掩膜层中具有贯穿沟槽掩膜层的第一掩膜沟槽和第二掩膜沟槽；在第一掩膜沟槽底部的部分介质层中形成第一初始接触孔；形成第一初始接触孔后，在第二掩膜沟槽底部的部分介质层中形成第二初始接触孔；之后，以沟槽掩膜层为刻蚀介质层直至暴露出底层金属层，在第一掩膜沟槽底部的介质层中形成第一互联开口，在第二掩膜沟槽底部的介质层中形成第二互联开口，第一互联开口包括位于介质层中的第一接触孔和位于第一接触孔上的第一沟槽，第二互联开口包括位于介质层中的第二接触孔和位于第二接触孔上的第二沟槽；在第一互联开口中形成第一导电层，在第二互联开口中形成第二导电层。

然而，上述方法形成的半导体器件的可靠性较差，经研究发现，原因在于：

先后形成第一初始接触孔和第二初始接触孔的原因为：随着半导体器件特征尺寸的不断减小，第一初始接触孔的孔径和第二初始接触孔的孔径不断减小，第一初始接触孔和第二初始接触孔之间的距离不断减小。受到光刻极限的限制，相邻第一初始接触孔和第二初始接触孔之间的距离小于光刻极限分辨率，因此需要先后形成第一初始接触孔和第二初始接触孔。

由于第一初始接触孔和第二初始接触孔在不同的工艺步骤中形成，需要多次形成平坦层、底部抗反射层和光刻胶的步骤、以及多次去除平坦层、底部抗反射层和光刻胶的步骤。在多次去除平坦层、底部抗反射层和光刻胶的过程中，会对第一初始接触孔和第二初始接触孔内壁的介质层造成较大的损伤。由于第一互联开口在第一初始接触孔的基础上形成，第二互联开口在第二初始接触孔的基础上形成，因此导致对第一沟槽和第二沟槽的内壁的介质层造成较大的损伤，第一沟槽和第二沟槽内壁介质层的缺陷较多。进而导致半导体器件容易发生时变击穿(time-dependentdielectricbreakdown(tddb))现象，导致半导体器件的可靠性较差。

在此基础上，本发明提供一种半导体器件的形成方法，在第一介质层上形成通孔掩膜层；在通孔掩膜层中分别形成第一掩膜通孔和第二掩膜通孔；以通孔掩膜层为掩膜刻蚀第一介质层，在第一掩膜通孔底部的第一介质层中和第二掩膜通孔底部的第一介质层中分别对应形成第一介质通孔和第二介质通孔；之后形成第一导电层和第二导电层；在第一介质层上形成暴露出第一顶导电层顶部表面和第二顶导电层顶部表面的第二介质层。所述方法提高了半导体器件的可靠性。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图1至图18是本发明一实施例中半导体器件形成过程的结构示意图。

结合参考图1和图2，图2为沿图1中切割线m1-n1的剖面结构示意图，提供基底100，基底100上具有第一介质层110。

所述基底100为形成半导体器件提供工艺平台。

所述基底100的材料可以是单晶硅、多晶硅或非晶硅。基底100也可以是硅、锗、锗化硅等半导体材料。本实施例中，基底100的材料为单晶硅。

所述基底100中还可以具有半导体结构，如mos晶体管、三极管、二极管、电阻或电容。

所述第一介质层110的材料包括低k介质材料(低k介质材料指相对介电常数大于等于2.6、小于3.9的介质材料)或超低k介质材料(超低k介质材料指相对介电常数小于2.6的介质材料)。

继续结合参考图1和图2，在第一介质层110上形成通孔掩膜层120。

本实施例中，在形成通孔掩膜层120之前，还在第一介质层110表面形成刻蚀阻挡层101。所述刻蚀阻挡层101的材料包括氮化硅。

在其它实施例中，不形成刻蚀阻挡层。

所述通孔掩膜层120的材料包括氧化硅、多晶硅、碳化硅或碳氮化硅。

形成所述通孔掩膜层120的工艺为沉积工艺，如化学气相沉积工艺；当所述通孔掩膜层120的材料为氧化硅时，形成所述通孔掩膜层120的工艺还可以为旋涂工艺。

结合参考图3和图4，图3为在图1基础上的示意图，图4为在图2基础上的示意图，且图4为沿图3中切割线m1-n1的剖面结构示意图，在通孔掩膜层120中形成贯穿通孔掩膜层120的第一掩膜通孔121；在通孔掩膜层120中形成贯穿通孔掩膜层120的第二掩膜通孔122。

本实施例中，通孔掩膜层120位于刻蚀阻挡层101上，且第一掩膜通孔121和第二掩膜通孔122暴露出刻蚀阻挡层101表面。

本实施例中，第一掩膜通孔121和第二掩膜通孔122之间的距离小于光刻极限分辨率，因此需要先后形成第一掩膜通孔121和第二掩膜通孔122。

本实施例中，在通孔掩膜层120中形成第一掩膜通孔121后，在通孔掩膜层120中形成第二掩膜通孔122。

所述第一掩膜通孔121的数量为一个或多个。所述第二掩膜通孔122的数量为一个或多个。

本实施例中，第一掩膜通孔121的数量为多个，相邻第一掩膜通孔121之间的距离大于光刻极限分辨率，因此同时形成多个第一掩膜通孔121。

在其它实施例中，可以是：第一掩膜通孔的数量为多个，部分相邻第一掩膜通孔之间的距离小于光刻极限分辨率，因此针对相邻第一掩膜通孔之间的距离小于光刻极限分辨率的第一掩膜通孔，需要分别形成第一掩膜通孔。

本实施例中，以相邻第一掩膜通孔121之间的距离大于光刻极限分辨率，第一掩膜通孔121和第二掩膜通孔122之间的距离小于光刻极限分辨率为示例进行说明。

具体的，在所述通孔掩膜层120中形成所述第一掩膜通孔121的步骤包括：在通孔掩膜层120上形成第一平坦层；在第一平坦层上形成第一底部抗反射层；在第一底部抗反射层上形成第一光刻胶层，第一光刻胶层中具有贯穿第一光刻胶层的第一光刻开口；以第一光刻胶层为掩膜刻蚀第一光刻开口底部的第一底部抗反射层和第一平坦层，在第一光刻开口的底部形成贯穿第一平坦层的第一转印开口；以第一平坦层为掩膜刻蚀第一转印开口底部的通孔掩膜层，形成所述第一掩膜通孔121；刻蚀第一转印开口底部的通孔掩膜层120后，去除第一平坦层。

在所述通孔掩膜层120中形成所述第二掩膜通孔122的步骤包括：在所述通孔掩膜层120上、以及第一掩膜通孔中形成第二平坦层；在第二平坦层上形成第二底部抗反射层；在第二底部抗反射层上形成第二光刻胶层，第二光刻胶层中具有贯穿第二光刻胶层的第二光刻开口；以第二光刻胶层为掩膜刻蚀第二光刻开口底部的第二底部抗反射层和第二平坦层，在第二光刻开口的底部形成贯穿第二平坦层的第二转印开口；以第二平坦层为掩膜刻蚀第二转印开口底部的通孔掩膜层120，形成所述第二掩膜通孔122；刻蚀第二转印开口底部的通孔掩膜层120后，去除第二平坦层。

第一平坦层和第二平坦层的材料包括含碳有机聚合物。

第一底部抗反射层和第二底部抗反射层的材料包括含硅的碳氧化物。

第一底部抗反射层和第一光刻胶层在图形化第一平坦层的过程中去除；或者，在图形化第一平坦层的过程中消耗部分第一光刻胶层；或者，在图形化第一平坦层的过程中消耗完第一光刻胶层并残留有第一底部抗反射层。若在图形化第一平坦层后，还残留第一底部抗反射层和第一光刻胶层的材料，那么在去除第一平坦层的过程中将残留的第一底部抗反射层和第一光刻胶层一并去除。第二光刻胶层和第二底部抗反射层的去除过程，参照第一底部抗反射层和第一光刻胶层的去除过程，不再详述。

接着，以通孔掩膜层120为掩膜刻蚀第一介质层110，在第一掩膜通孔121底部的第一介质层110中形成第一介质通孔，在第二掩膜通孔122底部的第一介质层110中形成第二介质通孔。

本实施例中，还包括：在以通孔掩膜层120为掩膜刻蚀第一介质层110的过程中，刻蚀部分通孔掩膜层120直至暴露出第一介质层110，使通孔掩膜层120形成第一分割层和第二分割层，第二分割层和第一分割层相互分立。

结合参考图5和图6，图5为在图3基础上的示意图，图6为在图4基础上的示意图，且图6为沿图5中切割线m1-n1的剖面结构示意图，在通孔掩膜层120上形成第一分割掩膜层141和第二分割掩膜层142，第二分割掩膜层142和第一分割掩膜层141相互分立。

本实施例中，在形成第一掩膜通孔121和第二掩膜通孔122之后，形成第一分割掩膜层141和第二分割掩膜层142。

所述第一分割掩膜层141的材料为无定形碳、多晶硅、氧化硅、氮化硅或有机底部抗反射层材料。所述第二分割掩膜层142的材料为无定形碳、多晶硅、氧化硅、氮化硅或有机底部抗反射层材料。

第一分割掩膜层141用于定义第一分割层的位置，第二分割掩膜层142用于定义第二分割层的位置。

形成所述第一分割掩膜层141和第二分割掩膜层142的方法包括：在所述第一掩膜通孔121和第二掩膜通孔122中、以及通孔掩膜层120上形成分割掩膜材料层；图形化所述分割掩膜材料层，形成所述第一分割掩膜层141和第二分割掩膜层142。

本实施例中，第一分割掩膜层141和第二分割掩膜层142之间的距离小于光刻极限分辨率，需要进行双次构图形成第一分割掩膜层141和第二分割掩膜层142。

本实施例中，所述第一分割掩膜层141的数量为若干个，所述第二分割掩膜层142的数量为若干个；图形化所述分割掩膜材料层的步骤包括：进行第一次图形化分割掩膜材料层，形成贯穿分割掩膜材料层的若干第一槽；形成第一槽后，进行第二次图形化分割掩膜材料层，在相邻第一槽之间的分割掩膜材料层中形成贯穿分割掩膜材料层的第二槽，形成第二槽后，使分割掩膜材料层形成所述第一分割掩膜层141和第二分割掩膜层142。

在其它实施例中，第一分割掩膜层141和第二分割掩膜层142之间的距离大于光刻极限分辨率，采用一道刻蚀工艺对分割掩膜材料层进行图形化，使分割掩膜材料层形成第一分割掩膜层和第二分割掩膜层。

本实施例中，第一分割掩膜层141的数量为若干个，第二分割掩膜层142的数量为若干个，第一分割掩膜层141和第二分割掩膜层142相间排列。

在其它实施例中，第一分割掩膜层141的数量为一个，第二分割掩膜层142的数量为一个。

结合参考图7和图8，图7为在图5基础上的示意图，图8为在图6基础上的示意图，且图8为沿图7中切割线m1-n1的剖面结构示意图，以通孔掩膜层120为掩膜刻蚀第一介质层110，在第一掩膜通孔121底部的第一介质层110中形成第一介质通孔111，在第二掩膜通孔122底部的第一介质层110中形成第二介质通孔112；在以通孔掩膜层120为掩膜刻蚀第一介质层110的过程中，以第一分割掩膜层141和第二分割掩膜层142为掩膜刻蚀通孔掩膜层120直至暴露出第一介质层110，使第一分割掩膜层141底部的通孔掩膜层120形成第一分割层151，使第二分割掩膜层142底部的通孔掩膜层120形成第二分割层152，第二分割层152和第一分割层151相互分立；以第一分割掩膜层141和第二分割掩膜层142为掩膜刻蚀通孔掩膜层120后，去除第一分割掩膜层141和第二分割掩膜层142。

第一介质通孔111和第二介质通孔112之间的距离小于光刻极限分辨率。

以通孔掩膜层120为掩膜刻蚀第一介质层110，同时以第一分割掩膜层141和第二分割掩膜层142为掩膜刻蚀通孔掩膜层120的工艺包括各向异性干刻工艺，参数包括：采用的气体包括碳氟基气体。

接着，形成第一导电层和第二导电层，第一导电层包括位于第一介质通孔111中的第一底层导电层、以及位于第一底层导电层上和部分第一介质层110上的第一顶层导电层，第二导电层包括位于第二介质通孔112中的第二底层导电层、以及位于第二底层导电层上和部分第一介质层110上的第二顶层导电层，第二顶层导电层和第一顶层导电层相互分立。

形成所述第一导电层和第二导电层的方法包括：在所述第一介质通孔111和第二介质通孔112中、第一介质层110上、以及第一分割层151和第二分割层152上形成初始导电膜；平坦化所述初始导电膜直至暴露出第一分割层151和第二分割层152的顶部表面，使初始导电膜形成所述中间导电膜；图形化中间导电膜以形成所述第一导电层和第二导电层。

结合参考图9和图10，图9为在图7基础上的示意图，图10为在图8基础上的示意图，且图10为沿图9中切割线m1-n1的剖面结构示意图，在所述第一介质通孔111和第二介质通孔112中、第一介质层110上、以及第一分割层151和第二分割层152上形成初始导电膜160。

所述初始导电膜160的材料为金属，如铜。

形成所述初始导电膜160的工艺为沉积工艺，如溅射工艺。或者，形成初始导电膜160的工艺为电镀工艺。

本实施例中，还包括：在形成所述初始导电膜160之前，在所述第一介质通孔111和第二介质通孔112的内壁、第一介质层110顶部表面、以及第一分割层151和第二分割层152的表面形成阻挡层(未图示)。

所述阻挡层的材料为tin或tan。

所述阻挡层的作用包括：阻挡后续形成的第一底层导电层和第二底层导电层的原子向第一介质层110中扩散。

在其它实施例中，不形成阻挡层。

结合参考图11和图12，图11为在图9基础上的示意图，图12为在图10基础上的示意图，且图12为沿图11中切割线m1-n1的剖面结构示意图，平坦化所述初始导电膜160直至暴露出第一分割层151和第二分割层152的顶部表面，使初始导电膜形成所述中间导电膜161。

平坦化所述初始导电膜160的工艺包括化学机械研磨工艺。

第一分割层151和第二分割层152作为平坦化所述初始导电膜160的停止层。

本实施例中，在平坦化初始导电膜160的过程中还平坦化阻挡层直至暴露出第一分割层151和第二分割层152的顶部表面。

结合参考图13和图14，图13为在图11基础上的示意图，图14为在图12基础上的示意图，且图14为沿图13中切割线m1-n1的剖面结构示意图，图形化所述中间导电膜161(参考图11和图12)以形成第一导电层171和第二导电层172。

第一导电层171和第二导电层172相互分立。

第一导电层171包括位于第一介质通孔111中的第一底层导电层173、以及位于第一底层导电层173上和部分第一介质层110上的第一顶层导电层174，第二导电层172包括位于第二介质通孔112中的第二底层导电层、以及位于第二底层导电层上和部分第一介质层110上的第二顶层导电层。

第一分割层151贯穿第一顶层导电层173，在第一顶层导电层173的延伸方向上第一分割层151切断第一顶层导电层173。第二分割层152贯穿第二顶层导电层，在第二顶层导电层的延伸方向上第二分割层152切断第二顶层导电层。

本实施例中，第一导电层171和第二导电层172之间的距离小于光刻极限分辨率，需要进行双次构图形成第一导电层171和第二导电层172。

本实施例中，所述第一导电层171的数量为若干个，所述第二导电层172的数量为若干个；图形化所述中间导电膜161的步骤包括：进行第一次图形化中间导电膜161，形成贯穿中间导电膜161的若干第三槽；形成第三槽后，进行第二次图形化中间导电膜161，在相邻第三槽之间的中间导电膜161中形成贯穿中间导电膜161的第四槽，形成第四槽后，使中间导电膜形成所述第一导电层171和第二导电层172。

本实施例中，第一导电层171的数量为若干个，第二导电层172的数量为若干个，第一导电层171和第二导电层172相间排列。

在其它实施例中，第一导电层171的数量为一个，第二导电层172的数量为一个。

本实施例中，在图形化中间导电膜161的过程中还图形化了阻挡层，使第一导电层171和第二导电层172的侧部暴露出第一介质层110的顶部表面。

形成第一导电层171和第二导电层172后，在第一介质层110上形成第二介质层，第二介质层覆盖第一顶导电层173侧壁和第二顶导电层侧壁，且暴露出第一顶导电层173顶部表面和第二顶导电层顶部表面。

本实施例中，形成所述第二介质层的方法包括：在所述第一导电层171和第二导电层172上、第一介质层110上、以及第一分割层151和第二分割层152上形成第二介质膜；平坦化所述第二介质膜直至暴露出第一分割层151和第二分割层152的顶部表面、以及第一顶导电层173顶部表面和第二顶导电层顶部表面，使第二介质膜形成所述第二介质层。

结合参考图15和图16，图15为在图13基础上的示意图，图16为在图14基础上的示意图，且图16为沿图15中切割线m1-n1的剖面结构示意图，在所述第一导电层171和第二导电层172上、第一介质层110上、以及第一分割层151和第二分割层152上形成第二介质膜180。

第二介质层膜180的材料包括低k介质材料或超低k介质材料。

形成第二介质膜180的工艺为沉积工艺，如等离子体化学气相沉积工艺。

结合参考图17和图18，图17为在图15基础上的示意图，图18为在图16基础上的示意图，且图18为沿图17中切割线m1-n1的剖面结构示意图，平坦化所述第二介质膜180直至暴露出第一分割层151和第二分割层152的顶部表面、以及第一顶导电层173顶部表面和第二顶导电层顶部表面，使第二介质膜180形成所述第二介质层181。

平坦化所述第二介质膜180的工艺包括化学机械研磨工艺，第一分割层151和第二分割层152作为平坦化所述第二介质膜180的停止层。

在其它实施例中，所述第二介质层的材料为氧化硅，形成所述第二介质层的方法包括旋涂工艺。

所述第二介质层181还覆盖第一分割层151在垂直于第一顶层导电层173延伸方向的两侧侧壁，第二介质层181还覆盖第二分割层152在垂直于第二顶层导电层延伸方向的两侧侧壁，且第二介质层181暴露出第一分割层151的顶部表面和第二分割层152的顶部表面。

本实施例中，由于第二介质层181在形成第一导电层171和第二导电层172之后形成，因此无需在第二介质层181中定义第一顶层导电层173和第二顶层导电层的空间。且形成第一掩膜通孔121和第二掩膜通孔122的工艺在第二介质层181之前进行，因此形成第一掩膜通孔121和第一掩膜通孔122的工艺不会对第二介质层181造成损伤。综上，避免对第一顶层导电层173和第二顶层导电层侧壁的第二介质层181造成损伤，提高了半导体器件的可靠性。

其次，以通孔掩膜层为掩膜刻蚀底部的部分介质层，在第一掩膜通孔底部的第一介质层中形成第一介质通孔的同时，在第二掩膜通孔底部的第一介质层中形成第二介质通孔。因此在形成第一介质通孔和第二介质通孔的过程中，无需多次去除对应的掩膜层，相应的，对第一介质通孔和第二介质通孔内壁的第一介质层损伤较少。

本实施例中，在第一掩膜通孔底部的第一介质层中形成第一介质通孔的同时，在第二掩膜通孔底部的第一介质层中形成第二介质通孔，因此第一介质通孔和第二介质通孔深度差别较小，提高了第一介质通孔和第二介质通孔深度的一致性。

相应的，本实施例还提供一种采用上述方法形成的半导体器件。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。