一种减小连接器处高速链路阻抗不连续的方法及连接器与流程

本发明涉及信号处理的技术领域，具体涉及一种减小连接器处高速链路阻抗不连续的方法及连接器。

背景技术：

在传统数字系统设计中，高速互联现象常常可以忽略不计，因为它们对系统的性能影响很微弱。然而，随着计算机技术的不断发展，在众多决定系统性能的因素里，高速互联现象正起着主导作用，常常导致一些不可预见问题的出现，极大的增加了系统设计的复杂性。

在高速信号链路中，如果信号沿互联传播时受到的瞬时阻抗发生变化，则一部分信号将被反射，另一部分发生失真并继续传播下去，这是很多si问题产生的主要原因。

影响阻抗的因素很多，包括走线周围介质的介电常数、介质厚度、线宽、以及参考平面的连续性。在转接卡的pin脚设计时，由于受到结构、pin个数等因素的影响，可能会使高速线分布在金手指的边沿处，即高速线在金手指处没有近的回流路径。这就导致参考平面的不连续，进而影响高速线特性阻抗，产生si问题。

现有技术中针对金手指处高速信号无近端参考平面而导致阻抗不连续的问题，通常会采用折中的办法，即将一些相对低速的信号设计在金手指的边沿处，优先将高速信号设计在内部，比如将usb2.0信号线设计在边沿处而将pciegen3设计在内部，保证其阻抗连续性。虽然阻抗不连续对低速信号的影响小于高速信号，但仍是影响信号质量的风险点。此外，随着芯片制造工艺的改进及信号传输速率的提升，有时将高速信号置于金手指边沿处是不可避免的。

技术实现要素：

基于上述问题，本发明提出了一种减小连接器处高速链路阻抗不连续的方法及连接器，针对将高速信号线定义在转接卡金手指边沿处的设计，优化链路以减小高速线阻抗不连续进而改善信号质量的问题。

本发明提供如下技术方案：

一方面，本发明提供了一种减小连接器处高速链路阻抗不连续的方法，包括：

对于设置在金手指边沿的高速线，在连接器另一端的板卡上接近所述高速线或usb过孔的位置增加地孔。

其中，所述增加的地孔靠近目标高速线过孔位置。

另外，本发明还提供了一种减小连接器处高速链路阻抗不连续的连接器，所述连接器包括：

对于设置在金手指边沿的高速线，在所述连接器另一端的板卡上接近所述高速线或usb过孔的位置增加的地孔。

其中，所述增加的地孔靠近目标高速线过孔位置。

本发明提供了一种减小连接器处高速链路阻抗不连续的方法及连接器，通过在连接器边沿处高速线或usb过孔的位置增加参考地孔以减小信号阻抗不连续，进而优化信号传输质量，减小链路设计风险，有效解降低由于参考回路不连续导致信号质量降低的问题，在高速线与其他信号间起到隔离作用，有效降低电磁干扰，减小了链路设计风险，提高了系统设计成功率，有效降低电磁干扰，减小了链路设计风险，提高了系统设计成功率。

附图说明

图1是金手指pin定义示意图；

图2是现有技术的连接器过孔分布意图；

图3是本发明的连接器过孔分布意图；

图4是本发明的ads链路仿真图。

具体实施方式

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

基于上述，一方面，本发明的实施方式提供了一种减小连接器处高速链路阻抗不连续的方法，附图1为金手指pin定义示意图，附图2为现有技术的连接器过孔分布意图，附图3为本发明的连接器过孔分布意图，附图4是本发明的ads链路仿真图，所述方法包括：

对于设置在金手指边沿的高速线，在连接器另一端的板卡上接近所述高速线或usb过孔的位置增加地孔。

如附图1所示，针对将高速信号线定义在金手指边沿处的设计，由于usb高速线只在一侧有参考gndpin，且gndpin对于usb的两条差分线而言不对称，这就会导致差分对的p、n回流情况不同，影响阻抗连续性。

高速线金手指处板材的厚度有特定要求，金手指的pin位置及个数固定，与金手指相连的连接器pin位置及个数也固定，所以只能在连接器另一端的板卡上优化设计。在板卡金手指pin定义设计中，由于结构及pin个数限制，usb差分线只能定义在金手指最边沿处，不能使其两侧都参考gndpin。如附图2所示，由于差分线位于金手指的边沿，所以连接器下方差分线过孔也只有一侧有邻近的参考地孔，影响阻抗连续性。

为减小参考地不连续引起的阻抗不连续，本发明在连接器另一端的板卡上接近高速线或usb过孔的位置增加地孔，，地孔的位置不能影响到连接器结构或者其他信号线。增加地孔后的链路能优化usb差分信号的参考路径，降低差分阻抗的不连续性，提高信号传输质量，如附图3所示，这种设计为连接器下方高速信号过孔提供邻近回流路径，减小阻抗不连续，优化信号质量。

其中，所述增加的地孔靠近目标高速线过孔位置。

借助仿真软件模拟上述两种情况下链路的阻抗连续性，如附图4所示，可以看出基于本发明的链路阻抗连续性优于未加地孔的设计，能够使阻抗更快的恢复到正常水平，这能有效减小信号反射，提高信号质量。在一些更极端的设计中，金手指上的高速线pin甚至在两侧都没有参考地，则基于本设计的优化结果会更明显。

本发明提供了一种减小连接器处高速链路阻抗不连续的方法，通过在连接器边沿处高速线或usb过孔的位置增加参考地孔以减小信号阻抗不连续，进而优化信号传输质量，减小链路设计风险，有效解降低由于参考回路不连续导致信号质量降低的问题，在高速线与其他信号间起到隔离作用，有效降低电磁干扰，减小了链路设计风险，提高了系统设计成功率，有效降低电磁干扰，减小了链路设计风险，提高了系统设计成功率。

另一方面，本发明的实施方式提供了一种减小连接器处高速链路阻抗不连续的连接器，附图1为金手指pin定义示意图，附图2为现有技术的连接器过孔分布意图，附图3为本发明的连接器过孔分布意图，附图4是本发明的ads链路仿真图，所述连接器包括：

对于设置在金手指边沿的高速线，在所述连接器另一端的板卡上接近所述高速线或usb过孔的位置增加的地孔。

如附图1所示，针对将高速信号线定义在金手指边沿处的设计，由于usb高速线只在一侧有参考gndpin，且gndpin对于usb的两条差分线而言不对称，这就会导致差分对的p、n回流情况不同，影响阻抗连续性。

高速线金手指处板材的厚度有特定要求，金手指的pin位置及个数固定，与金手指相连的连接器pin位置及个数也固定，所以只能在连接器另一端的板卡上优化设计。在板卡金手指pin定义设计中，由于结构及pin个数限制，usb差分线只能定义在金手指最边沿处，不能使其两侧都参考gndpin。如附图2所示，由于差分线位于金手指的边沿，所以连接器下方差分线过孔也只有一侧有邻近的参考地孔，影响阻抗连续性。

为减小参考地不连续引起的阻抗不连续，本发明在连接器另一端的板卡上接近高速线或usb过孔的位置增加地孔，，地孔的位置不能影响到连接器结构或者其他信号线。增加地孔后的链路能优化usb差分信号的参考路径，降低差分阻抗的不连续性，提高信号传输质量，如附图3所示，这种设计为连接器下方高速信号过孔提供邻近回流路径，减小阻抗不连续，优化信号质量。

其中，所述增加的地孔靠近目标高速线过孔位置。

借助仿真软件模拟上述两种情况下链路的阻抗连续性，如附图4所示，可以看出基于本发明的链路阻抗连续性优于未加地孔的设计，能够使阻抗更快的恢复到正常水平，这能有效减小信号反射，提高信号质量。在一些更极端的设计中，金手指上的高速线pin甚至在两侧都没有参考地，则基于本设计的优化结果会更明显。

本发明提供了一种减小连接器处高速链路阻抗不连续的连接器，通过在连接器边沿处高速线或usb过孔的位置增加参考地孔以减小信号阻抗不连续，进而优化信号传输质量，减小链路设计风险，有效解降低由于参考回路不连续导致信号质量降低的问题，在高速线与其他信号间起到隔离作用，有效降低电磁干扰，减小了链路设计风险，提高了系统设计成功率，有效降低电磁干扰，减小了链路设计风险，提高了系统设计成功率。

对所公开的实施例的上述说明，使本领域技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其他实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是符合与本文所公开的原理和新颖特点相一致的最宽的范围。