一种高速板卡叠层的优化设计方法与流程

本发明涉及一种高速板卡叠层的优化设计方法，属于服务器主板设计技术领域。

背景技术：

伴随着云计算的到来，服务器的发展迅速崛起，在服务器的设计中，信号速率越来越高，高速信号对信号完整性的需求也在不断提升。随着服务器行业的发展，竞争愈发激烈。

在高速板卡设计中，高速信号质量管控，一直是设计者关注的问题，尤其是阻抗的管控，阻抗的偏大或偏小，都会因此会带来阻抗不连续的一系列问题，其中在叠层设计中，如图3所示，由于空气、温度、湿度、绿油的影响，对表层信号走线的阻抗影响很严重，因此表层信号走线的阻抗管控就更难；不仅如此，表层走线会带来电磁辐射的影响，影响系统emi，因此很多设计者偏向于将高速信号布线在内层，但是会浪费表层可布线空间，造成设计成本的浪费。

为了解决以上技术问题，迫切需要一种新的优化高速板卡叠层的设计方法。

技术实现要素：

针对上述技术的不足，本发明提供了一种高速板卡叠层的优化设计方法，其能够解决传统技术存在的表层走线阻抗难以管控、电磁辐射严重的问题。

本发明解决其技术问题采取的技术方案是：

本发明的一种高速板卡叠层的优化设计方法，其特征是，首先将高速板卡叠层制作为叠层模块，然后将不同的叠层模块进行封装成线路板。

进一步地，所述叠层模块采用顺序为gnd层-信号层-信号层-gnd层的叠层结构，其具体制作过程为：将两个信号层分别设置在芯板的上下两侧，然后将两个gnd层通过半固化片设置在两个信号层的外侧。

进一步地，所述叠层模块的两个信号和两个gnd层均采用对称结构。

进一步地，所述叠层模块的gnd层采用铜箔薄片。

进一步地，所述的优化设计方法包括以下步骤：

步骤1，确定高速板卡所需要的叠层模块数量；

步骤2，如果需要多个叠层模块，则多个叠层模块相互之间设置芯板进行组合；

步骤3，在组合后叠层模块的外表面敷设阻焊层。

进一步地，所述高速板卡的内层走线层面采用dual模式走线方式。

本发明提供的一种4*n层高速板卡叠层的优化设计方法，其特征是，包括以下步骤：

步骤s1，制作为叠层模块,所述叠层模块采用顺序为gnd层-信号层-信号层-gnd层的叠层结构，其具体制作过程为：将两个信号层分别设置在芯板的上下两侧，然后将两个gnd层通过半固化片设置在两个信号层的外侧；

步骤s2，确定高速板卡所需要的叠层模块数量n；

步骤s3，将n个叠层模块相互之间设置芯板进行封装组合；

步骤s4，在封装组合后叠层模块的外表面敷设阻焊层。

进一步地，所述叠层模块的两个信号和两个gnd层均采用对称结构。

进一步地，所述叠层模块的gnd层采用铜箔薄片。

进一步地，所述4*n层高速板卡的内层走线层面采用dual模式走线方式。

本发明的有益效果是：本发明中的优化高速板卡叠层的设计方法，在高速板卡设计中，避免高速板表层走线带来的阻抗难以管控、电磁辐射严重等影响，与原始设计相比，同样的板厚与叠层，可设计同样的布线层与gnd层面，避免了表层走线，解决了表层走线阻抗难以管控、电磁辐射严重的问题；同时表层没有走线，更使得pcb板美观；同时起到不泄露布线分布的问题，起到保密的作用。

与现有技术相比，本发明具有以下特点：

1)、本发明与现有技术设计相比，对于具有同样板厚与叠层的高速板卡，可设计同样的布线层与gnd层面，避免了表层走线，解决了表层走线阻抗难以管控、电磁辐射严重的问题。

2)、本发明将表层走线设计为gnd平面，表层没有走线，更使得板卡更美观；

3)、本发明通过将信号层设置在gnd层内侧，起到不泄露布线分布的问题，起到保密的作用。

4)、内层走线采用dual模式走线方式，增加走线层面，使得走线层面、gnd层面和原始设计一样多的情况下确保了走线和回流层面的完整性。

附图说明

下面结合说明书附图对本发明进行说明。

图1为本发明的一具体实施例的流程图；

图2为本发明的另一具体实施例的流程图；

图3为现有技术的8层板高速板卡链路叠层设计示意图；

图4为本发明的8层板高速板卡链路叠层设计示意图。

具体实施方式

为能清楚说明本方案的技术特点，下面通过具体实施方式，并结合其附图，对本发明进行详细阐述。下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。应当注意，在附图中所图示的部件不一定按比例绘制。本发明省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本发明。

实施例1

本发明的一种高速板卡叠层的优化设计方法，它首先将高速板卡叠层制作为叠层模块，然后将不同的叠层模块进行封装成线路板。

进一步地，如图4所示，所述叠层模块采用顺序为gnd层-信号层-信号层-gnd层的叠层结构，其具体制作过程为：将两个信号层分别设置在芯板的上下两侧，然后将两个gnd层通过半固化片设置在两个信号层的外侧。

进一步地，所述叠层模块的两个信号和两个gnd层均采用对称结构。

进一步地，所述叠层模块的gnd层采用铜箔薄片。

进一步地，如图1所示，所述的优化设计方法包括以下具体步骤：

步骤1，确定高速板卡所需要的叠层模块数量；

步骤2，如果需要多个叠层模块，则多个叠层模块相互之间设置芯板进行组合；

步骤3，在组合后叠层模块的外表面敷设阻焊层。

进一步地，所述高速板卡的内层走线层面采用dual模式走线方式，增加走线层面，确保了走线和回流层面的完整性。

实施例2

如图2和图4所示，本发明提供的一种4*n层高速板卡叠层的优化设计方法，它包括以下步骤：

步骤s1，制作为叠层模块,所述叠层模块采用顺序为gnd层-信号层-信号层-gnd层的叠层结构，其具体制作过程为：将两个信号层(即signal)分别设置在芯板的上下两侧，然后将两个gnd层(即gnd)通过半固化片(即prepreg)设置在两个信号层的外侧；

步骤s2，确定高速板卡所需要的叠层模块数量n；

步骤s3，将n个叠层模块相互之间设置芯板(即core)进行封装组合；

步骤s4，在封装组合后叠层模块的外表面敷设阻焊层(即soldermask)。

进一步地，所述叠层模块的两个信号和两个gnd层均采用对称结构。

进一步地，所述叠层模块的gnd层采用铜箔薄片。

进一步地，所述4*n层高速板卡的内层走线层面采用dual模式走线方式。

针对高速板卡链路叠层，常用的1.6mm板厚，8层板设计，传统的高速板卡链路叠层设计如图3所示，即存在表层走线，也就是信号层-gnd层-信号层-gnd层-gnd层-信号层-gnd层-信号层。

而本发明的高速板卡链路叠层设计如图4所示。同样的板厚和8层板设计，本发明将表层全部铺铜作为gnd，走线层都为内层，也就是gnd层-信号层-信号层-gnd层-gnd层-信号层-信号层-gnd层，与原始叠层相比，同样的存在4层信号层，4层gnd层，避免了表层走线，解决了表层走线阻抗难以管控、电磁辐射严重的问题，同时表层没有走线，更使得pcb板美观，同时起到不泄露布线分布的问题，起到保密的作用。

本发明与现有技术设计相比，同样的板厚与叠层，可设计同样的布线层与gnd层面，避免了表层走线，解决了表层走线阻抗难以管控、电磁辐射严重的问题，同时表层没有走线，更使得pcb板美观，同时起到不泄露布线分布的问题，起到保密的作用。

以上所述只是本发明的优选实施方式，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也被视为本发明的保护范围。