一种发光二极管芯片及其制作方法与流程

本发明涉及半导体技术领域，特别涉及一种发光二极管芯片及其制作方法。

背景技术：

发光二极管(英文：Light Emitting Diode，简称：LED)是一种可以把电能转化成光能的半导体二极管，具有体积小、亮度高和能耗小的特点，被广泛地应用在显示屏和指示灯上。

芯片是LED的核心组件，芯片包括外延片和电极，电极设置在外延片上。现有的电极包括Cr膜层、Ti膜层和Al膜层，Cr膜层、Ti膜层和Al膜层依次层叠在外延片上。其中，Cr膜层用于将电极粘附在外延片上，Ti膜层用于包覆在Cr膜层外进行保护，Al膜层用于与焊线结合实现打线。

在实现本发明的过程中，发明人发现现有技术至少存在以下问题：

如果增加Al膜层的厚度，例如Al膜层的厚度从2μm增加至3μm，则芯片的电压会下降0.03V～0.05V。同时由于Al的材质比较软，当Al膜层的厚度增加至3μm时，Al膜层的底部会受到挤压较大而向周围扩散，造成芯片的外观不良，甚至可能造成正装LED芯片的P型电极和N型电极连在一起(设置在外延片上的电极包括P型电极和N型电极，正装LED芯片的P型电极和N型电极设置在芯片的同一侧)，引起芯片漏电。因此目前电极中Al膜层的厚度通常会设置的较薄，造成芯片的电压较高。

技术实现要素：

为了解决现有技术由于电极中打线的Al膜层的厚度较薄而造成芯片的电压较高的问题，本发明实施例提供了一种发光二极管芯片及其制作方法。所述技术方案如下：

一方面，本发明实施例提供了一种发光二极管芯片，所述发光二极管芯片包括外延片和电极，所述电极包括粘附层、保护层和第一打线层，所述粘附层、所述保护层和所述第一打线层依次层叠在所述外延片上，所述第一打线层为Al膜，所述发光二极管芯片还包括第二打线层，所述第二打线层设置在所述保护层和所述第一打线层之间，所述第二打线层包括多个第一子层和多个第二子层，所述多个第一子层和所述多个第二子层交替层叠在所述保护层上，各个所述第一子层为Ni膜，各个所述第二子层为Al膜。

可选地，所述第二打线层的厚度为1μm～3μm。

可选地，所述第一子层的数量与所述第二子层的数量相同，所述第二子层的数量为3个～5个。

可选地，所述第一子层的厚度为30nm～500nm。

可选地，所述第二子层的厚度为30nm～500nm。

可选地，所述电极还包括反光层，所述反光层设置在所述粘附层和所述保护层之间。

可选地，所述电极还包括应力平衡层，所述应力平衡层设置在所述保护层和所述第二打线层之间。

可选地，所述电极还包括隔离层，所述隔离层设置在所述应力平衡层和所述第二打线层之间。

另一方面，本发明实施例提供了一种发光二极管芯片的制作方法，所述制作方法包括：

提供一外延片；

在所述外延片上形成电极；

其中，所述电极包括粘附层、保护层、第一打线层和第二打线层，所述粘附层、所述保护层、所述第二打线层和所述第一打线层依次层叠在所述外延片上，所述第一打线层为Al膜，所述第二打线层包括多个第一子层和多个第二子层，所述多个第一子层和所述多个第二子层交替层叠在所述保护层上，各个所述第一子层为Ni膜，各个所述第二子层为Al膜。

可选地，所述在所述外延片上形成电极，包括：

将所述外延片放入磁控溅射腔，对所述磁控溅射腔进行抽真空；

向所述磁控溅射腔内通入氮气；

在氮气气氛下，依次对不同的靶材进行溅射，在所述外延片上形成电极。

本发明实施例提供的技术方案带来的有益效果是：

通过在保护层和原有的第一打线层之间增设第二打线层，第二打线层包括多个第一子层和多个第二子层，第二子层为Al膜，可以增加整个打线层中Al膜的厚度，降低芯片的电压。同时多个第二子层与多个第一子层交替层叠，第一子层为Ni膜，可以起到隔断Al膜的作用，避免Al膜层由于厚度太大而向周围扩散；而且Ni膜的材质比较硬，Ni膜间隔插入在Al膜中，也有利于维持Al膜整体的形态，改善芯片的外观，避免引起芯片漏电。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例一提供的一种发光二极管芯片的结构示意图；

图2是本发明实施例一提供的第二打线层的结构示意图；

图3是本发明实施例一提供的同侧电极芯片的示意图；

图4是本发明实施例二提供的一种发光二极管芯片的制作方法的流程图；

图5a-图5e是本发明实施例二提供的制作方法制作过程中芯片的结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。

实施例一

本发明实施例提供了一种发光二极管芯片，图1为发光二极管芯片的结构示意，参见图1，该发光二极管芯片包括外延片10和电极20，电极20包括粘附层21、保护层22和第一打线层23，粘附层21、保护层22和第一打线层23依次层叠在外延片10上。

在本实施例中，第一打线层23为Al膜。如图1所示，该发光二极管芯片还包括第二打线层24，第二打线层24设置在保护层22和第一打线层23之间。图2为第二打线层的结构示意图，参见图2，第二打线层24包括多个第一子层24a和多个第二子层24b，多个第一子层24a和多个第二子层24b交替层叠在保护层22上，各个第一子层24a为Ni膜，各个第二子层24b为Al膜。

具体实现时，可以在保护层上依次层叠第一子层、第二子层、第一子层、第二子层、……，如此循环，形成第二打线层；也可以在保护层上依次层叠第二子层、第一子层、第二子层、第一子层、……，如此循环，形成第二打线层。

需要说明的是，在电极20中，粘附层21用于将电极20粘附在外延片10上；保护层22用于包覆在粘附层21外，对粘附层21进行保护；第一打线层23和第二打线层24用于与焊线结合，实现打线。其中，打线(英文：Wire Bonding)，也称为压焊、绑定、键合、丝焊，是指使用金属丝(如金线、铝线等)，利用热压或者超声能源，完成微电子器件中固态电路内部互连接线的连接，这里具体指芯片与电路或者引线框架之间的连接。

本发明实施例通过在保护层和原有的第一打线层之间增设第二打线层，第二打线层包括多个第一子层和多个第二子层，第二子层为Al膜，可以增加整个打线层中Al膜的厚度，降低芯片的电压。同时多个第二子层与多个第一子层交替层叠，第一子层为Ni膜，可以起到隔断Al膜的作用，避免Al膜层由于厚度太大而向周围扩散；而且Ni膜的材质比较硬，Ni膜间隔插入在Al膜中，也有利于维持Al膜整体的形态，改善芯片的外观，避免引起芯片漏电。

可选地，第二打线层24的厚度可以为1μm～3μm。若第二打线层24的厚度小于1μm，则可能芯片电压的变化不明显，无法达到降低芯片电压的效果；若第二打线层24的厚度大于3μm，则可能增加的Al膜太厚，已无法控制Al膜的扩散，影响芯片的外观；而且还会造成材料的浪费，增加生产成本。优选地，第二打线层24的厚度可以为2μm。

可选地，第一子层24a的数量与第二子层24b的数量相同，第二子层24b的数量可以为3个～5个；若第二子层24b的数量小于3个，则可能芯片电压的变化不明显，无法达到降低芯片电压的效果；若第二子层24b的数量大于5个，则可能增加的Al膜太厚，已无法控制Al膜的扩散，影响芯片的外观。优选地，第二子层24b的数量可以为5个。

可选地，第一子层24a的厚度可以为30nm～500nm。若第一子层24a的厚度小于30nm，则可能无法控制Al膜的扩散，影响芯片的外观；若第一子层24a的厚度大于500nm，则可能造成材料的浪费，增加生产成本。优选地，第一子层24a的厚度可以为300nm。

可选地，第二子层24b的厚度可以为30nm～500nm。若第二子层24b的厚度小于30nm，则可能无法有效降低芯片的电压；若第二子层24b的厚度大于500nm，则可能造成Al膜扩散，影响芯片的外观。优选地，第二子层24b的厚度可以为300nm。

可选地，第一打线层23的厚度可以为1μm～3μm。若第一打线层23的厚度小于1μm，则可能由于厚度太薄而造成芯片的电压较高；若第一打线层23的厚度大于3μm，则可能由于厚度太厚，造成Al膜由于受到挤压较大而向周围扩散，芯片的外观不良，甚至引起芯片漏电。优选地，第一打线层23的厚度可以为2μm。

具体地，粘附层21可以为Cr膜、Ni膜或者Ti膜。Cr膜、Ni膜和Ti膜的粘附力都较佳，可以将电极固定在外延片上；其中，Cr膜的粘附力最佳，是最常用的粘附层，实现成本低。

可选地，粘附层21的厚度可以为1nm～5nm。若粘附层21的厚度小于1nm，则可能由于厚度太薄，粘附力有限，无法将电极固定在外延片上；若粘附层21的厚度大于5nm，则可能由于厚度太厚，保护层无法对粘附层进行有效保护，粘附层与空气发生反应导致粘附力下降，也无法将电极固定在外延片上；而且还可能吸收过多的光线，降低芯片的出光效率，造成材料的浪费，增加生产成本。优选地，粘附层21的厚度可以为3nm。

具体地，保护层22可以为Ti膜、Ni膜或者Cr膜。在实际应用中，保护层与粘附层采用材料不同的膜，避免自身与空气发生反应影响到粘附层；其中，Ti膜最不容易与空气或有害溶液发生反应，可以实现对粘附层的有效保护。

可选地，保护层22的厚度可以为5nm～500nm。若保护层22的厚度小于2nm，则可能由于厚度太薄，无法有效保护粘附层；若保护层22的厚度大于500nm，则可能造成材料的浪费，增加生产成本。优选地，保护层22的厚度可以为80nm。

可选地，如图1所示，电极20还可以包括反光层25，反光层25设置在粘附层21和保护层22之间。通过在粘附层上设置反光层，可以尽可能将射向电极的光线反射回去，避免光线被电极吸收，提高芯片的出光效率。

具体地，反光层25可以为Al膜。Al的反射率很高，可以实现大部分光线的反射。

优选地，反光层25的厚度可以为50nm～150nm。若反光层25的厚度小于50nm，则可能由于厚度太薄，无法有效实现光的反射；若反光层25的厚度大于150nm，则可能会阻碍保护层对粘附层的保护，导致电极无法固定在外延片上，还可能造成材料的浪费，增加生产成本。更优选地，反光层25的厚度可以为150nm。

可选地，如图1所示，电极20还可以包括应力平衡层26，应力平衡层26设置在保护层22和第二打线层24之间。通过在电极的中间设置应力平衡层，可以平衡多个金属膜之间的应力匹配，保证电极整体的质量，提高电极的可靠性。

具体地，应力平衡层26可以为Ni膜。

优选地，应力平衡层26的厚度可以为150nm～800nm。若应力平衡层26的厚度小于150nm，则可能由于厚度太薄而无法有效起到平衡应力的作用；若应力平衡层26的厚度大于800nm，则容易由于其易团聚性产生大颗的电极黑点，造成外观异常。更优选地，应力平衡层26的厚度可以为150nm。

进一步地，如图1所示，电极20还可以包括隔离层27，隔离层27设置在应力平衡层26和第二打线层24之间。通过在应力平衡层26和第二打线层24之间设置隔离层27，一方面可以对Ni膜的团聚现象进行抑制，另一方面还可以将Al膜和Ni膜隔离，防止Al膜在团聚的Ni金属颗粒中进行岛状生长。

可选地，隔离层27可以为Ti膜或者Cr膜。通过采用不同于Al膜和Ni膜的Ti膜，从而实现Al膜和Ni膜的隔离；其中，Ti膜的性质更为稳定，可以有效起到隔离的作用。

优选地，隔离层27的厚度可以为5nm～500nm。若隔离层27的厚度小于5nm，则可能由于厚度太薄而无法抑制Ni膜的团聚现象和隔离Al膜；若隔离层27的厚度大于500nm，则可能会造成材料的浪费，增加生产成本。更优选地，隔离层27的厚度可以为120nm。

在实际应用中，电极中先后层叠的两层中，后层叠的一层除了覆盖在先层叠的一层的上表面上，还会覆盖在先层叠的一层的侧面上，从而将先层叠的一层整体都包覆起来，实现对先层叠一层的有效保护。如图1所示，粘附层21最先层叠在外延片10的上表面上，在粘附层21之后层叠的反光层25覆盖在粘附层21的上表面和侧面上，在反光层25之后层叠的保护层22覆盖在反光层25的上表面和侧面上，在保护层22之后层叠的应力平衡层26覆盖在保护层22的上表面和侧面上，在应力平衡层26之后层叠的隔离层27覆盖在应力平衡层26的上表面和侧面上，在隔离层27之后层叠的第二打线层24覆盖在隔离层27的上表面和侧面上，在第二打线层24之后层叠的第一打线层23覆盖在第二打线层24的上表面和侧面上，从而实现电极内部的层层保护。

具体可以在形成电极的过程中，调整蒸镀设备和外延片之间的相对位置，实现上述包覆效果。例如，保持蒸镀设备的位置不变，在形成电极各层的过程中，将外延片沿以蒸镀设备为圆心的圆弧线移动，使蒸镀设备对准外延片的上表面的不同区域沉积电极材料，并且电极材料开始和结束都是倾斜沉积在外延片的上表面上，从而形成侧面与下底面之间的夹角为锐角的层，后层叠的一层可以铺设在先层叠一层的侧面上，实现上述后层叠的一层将先层叠的一层整体包覆起来。

优选地，侧面与下底面之间的夹角可以为70°～80°。

需要说明的是，上述上表面和侧面是针对图1中芯片的摆放方式表述的，具体来说，上表面是指图1中位于顶部的表面，下表面是指图1中位于底部的表面，侧面是指除上表面和下表面以外的表面。也就是说，如果将图1中的芯片倒置，则上述上表面就变成位于底部的表面。

在具体实现中，如图1所示，电极20通常不会设置在外延片10的整个区域上，为了对外延片10没有设置电极20的区域进行保护，一般会在外延片10没有设置电极20的区域、以及电极20的侧面设置钝化层30。具体地，钝化层30可以为二氧化硅层。

在实际应用中，外延片主要包括N型半导体层、发光层和P型半导体层，N型半导体层提供的电子和P型半导体层提供的空穴在电流的驱动下注入发光层进行复合发光。因此，N型半导体层和P型半导体层都会设置电极，设置在N型半导体层上的电极称为N型电极，设置在P型半导体层上的电极称为P型电极。N型电极和P型电极的结构可以一样，也可以不一样。本发明中的电极可以为N型电极，也可以为P型电极。

进一步地，N型电极和P型电极可以分别设置在外延片的两侧，此时形成的芯片可以称为异侧电极芯片；N型电极和P型电极也可以设置在外延片的同一侧，此时形成的芯片可以称为同侧电极芯片。另外，由于P型半导体层提供的空穴不容易移动，而P型电极通常都设置在P型半导体层的部分区域上，为了使P型电极注入的电流扩展到P型半导体层的整个区域上，一般会在P型半导体层上设置一层透明导电薄膜，以扩展电流。

以同侧电极芯片为例，图3为同侧电极芯片的结构示意图，参见图3，芯片包括外延片10、N型电极20a、P型电极20b、透明导电薄膜40和钝化层30。其中，外延片包括衬底11、N型半导体层12、发光层13和P型半导体层14，N型半导体层12、发光层13和P型半导体层14依次层叠在衬底11上，P型半导体层14上设有延伸至N型半导体层12的凹槽50，N型电极20a设置在凹槽50内的N型半导体层12上。透明导电薄膜40设置在P型半导体层14上，P型电极20b设置在透明导电薄膜40上。钝化层30设置在除N型电极20a和P型电极20b所在区域之外的其它区域上。N型电极20a和P型电极20b中的至少一个的结构与电极20的结构相同。

具体地，衬底11可以为蓝宝石衬底，N型半导体层12可以为N型氮化镓层，P型半导体层14可以为P型氮化镓层；发光层13可以包括多个量子阱和多个量子垒，多个量子阱和多个量子垒交替层叠设置，量子阱为铟镓氮层，量子垒为氮化镓层；透明导电薄膜40的材料可以采用氧化铟锡(英文：Indium Tin Oxides，简称：ITO)、铝掺杂的氧化锌透明导电玻璃(AZO)、镓掺杂的氧化锌透明导电玻璃(GZO)、铟镓锌氧化物(英文：Indium Gallium Zinc Oxide，简称：IGZO)、ZnO中的一种。

进一步地，蓝宝石衬底和氮化镓材料之间存在较大的晶格失配，为了缓解晶格失配，一般会在衬底11和N型半导体层12之间设置缓冲层。具体地，缓冲层可以为氮化铝层，也可以为氮化镓层。

实施例二

本发明实施例提供了一种发光二极管芯片的制作方法，适用于制作实施例一提供的发光二极管芯片。图4为制作方法的流程图，参见图4，该制作方法包括：

步骤201：提供一外延片。

在本实施例中，外延片包括衬底、N型半导体层、发光层和P型半导体层。

具体地，该步骤201可以包括：

采用金属有机化合物化学气相沉淀技术(英文：Metal Organic Chemical Vapor Deposition，简称：MOCVD)在衬底上依次生长N型半导体层、发光层、P型半导体层。

图5a为步骤201执行之后芯片的结构示意图。其中，11为衬底，12为N型半导体层，13为发光层，14为P型半导体层。如图5a所示，N型半导体层12、发光层13、P型半导体层14依次层叠在衬底11上。

还是以同侧电极芯片为例，在步骤201之后，会形成凹槽，具体形成过程可以包括：

第一步，采用光刻技术在P型半导体层上形成第一图形的光刻胶；

第二步，在第一图形的光刻胶的保护下，对P型半导体层和发光层进行干法刻蚀，形成从P型半导体层延伸至N型半导体层的凹槽；

第三步，去除第一图形的光刻胶。

其中，第一图形的光刻胶覆盖在P型半导体层上除凹槽所在位置之外的区域，以便干法刻蚀没有光刻胶覆盖的P型半导体层和发光层形成凹槽。

图5b为凹槽形成之后中芯片的结构示意图，其中，50为凹槽。如图5b所示，凹槽50从P型半导体层14延伸至N型半导体层12。

在实际应用中，形成某种图形的光刻胶时，可以先铺设一层光刻胶，再在掩膜版的遮挡下对光刻胶进行曝光，最后将曝光后的光刻胶浸泡在显影液中，部分光刻胶溶解在显影液中，留下所需图形的光刻胶。

进一步地，该芯片还可以包括透明导电薄膜，具体形成过程可以包括：

第一步，在P型半导体层和凹槽内的N型半导体层上铺设透明导电材料；

第二步，采用光刻技术在铺设的透明导电材料上形成第二图形的光刻胶；

第三步，在第二图形的光刻胶的保护下，对铺设的透明导电材料进行湿法腐蚀，形成透明导电薄膜；

第四步，去除第二图形的光刻胶。

其中，第二图形的光刻胶覆盖在P型半导体层上透明导电薄膜所在的位置，以便去除其它区域的透明导电材料，形成所需形状的透明导电薄膜。

图5c为透明导电薄膜形成之后芯片的结构示意图。其中，40为透明导电薄膜。如图5c所示，透明导电薄膜40设置在P型半导体层14上。

步骤202：在外延片上形成电极。

在本实施例中，电极包括粘附层、保护层、第一打线层和第二打线层，粘附层、保护层、第二打线层和第一打线层依次层叠在外延片上；第一打线层为Al膜，第二打线层包括多个第一子层和多个第二子层，多个第一子层和多个第二子层交替层叠在保护层上，各个第一子层为Ni膜，各个第二子层为Al膜。

具体地，该步骤202可以包括：

将外延片放入磁控溅射腔，对磁控溅射腔进行抽真空；

向磁控溅射腔内通入氮气；

在氮气气氛下，依次对不同的靶材进行溅射，在外延片上形成电极。

以形成第二打线层为例，可以先对Ni靶进行溅射，在保护层上形成第一个Ni膜；再对Al靶进行溅射，在第一个Ni膜上形成第一个Al膜；然后又对Ni靶进行溅射，在第一个Al膜上形成第二个Ni膜，……，如此循环，形成第二打线层。

容易知道，电极中其它各层的形成过程与上述过程类似。例如，先对形成粘附层的靶材(如Cr靶)进行溅射，在外延层上形成粘附层；再对形成保护层的靶材(如Ti膜)进行溅射，在粘附层上形成保护层。

具体实现时，由于电极设置在外延片的部分区域上，而对靶材进行溅射时材料会沉积在外延片的整个区域上，因此电极形成过程中还需要图形化，下面以电极包括设置在同侧电极芯片的P型电极和N型电极为例，具体说明电极的形成过程。具体地，电极的形成过程可以包括：

第一步，采用光刻技术在透明导电薄膜和凹槽内的N型半导体层上形成第三图形的光刻胶；

第二步，在第三图形的光刻胶、透明导电薄膜和N型半导体层上铺设电极材料；

第三步，去除第三图形的光刻胶，透明导电薄膜上的电极材料形成P型电极，N型半导体层上的电极材料形成N型电极。

其中，铺设电极材料的过程即为上述依次对不同的靶材进行溅射形成电极的过程。第三图形的光刻胶覆盖在除P型电极和N型电极所在位置之外的区域上，以便在第三图形的光刻胶去除之后，将第三图形的光刻胶未覆盖区域的点电极材料留下，形成P型电极和N型电极。

图5d为电极形成之后芯片的结构示意图，其中，20a为N型电极，20b为P型电极。如图5d所示，N型电极20a设置在N型半导体层12上，P型电极20b设置在P型半导体层14上。

进一步地，该芯片还可以包括钝化层，具体形成过程可以包括：

第一步，在透明导电层、P型电极、N型电极和凹槽内的N型半导体层上铺设钝化材料；

第二步，采用光刻技术在铺设的钝化材料上形成第四图形的光刻胶；

第三步，在第四图形的光刻胶的保护下，对铺设的钝化材料进行湿法腐蚀，形成钝化层；

第四步，去除第四图形的光刻胶。

其中，第四图形的光刻胶覆盖在P型电极和N型电极所在的位置，以便去除P型电极和N型电极上的钝化层，露出P型电极和N型电极进行打线。

图5e为钝化层形成之后芯片的结构示意图，其中，30为钝化层。如图5e所示，钝化层30设置在除N型电极20a和P型电极20b所在的区域之外的其它区域上。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。