本发明涉及集成电路制造工艺技术领域，更具体地，涉及一种背照式cmos图形传感器的制造方法。
背景技术：
随着智能手机和平板电脑的普及，cmos图形传感器(cis)产品需求与日俱增，智能手机摄像头的配置一般在300万像素以上，一些高端智能机甚至配有800万以上像素的摄像头。这些高端应用对cis产品性能有了更高的要求，包括像素、分辨率、功耗、物理尺寸等。因此，以sony(索尼)公司为首的cis产品供应商们都在着力开发背照式图形传感器技术(bsicis)，来进一步提高cis产品的感光度和降低像元信号之间干扰，支持高端智能机的摄像需求。背照式图形传感器以3dcis技术为研究热点，把图形传感器芯片和数字信号处理器芯片通过tsv(硅通孔)垂直互连在一起，能够有效减少封装尺寸、减低功耗。
目前已量产的3dcis产品工艺，包括以下步骤：
将像元芯片(图形传感器芯片)和数控芯片(数字信号处理器芯片)采用sio2-sio2直接键合工艺垂直粘接在一起；
对像元芯片进行背面减薄工艺，减薄硅的厚度，接近受过注入的感光区；
从像元芯片背面对感光单元之间进行深沟槽隔离工艺(deeptrenchisolation)，在深沟槽内先后填入介质和金属，实现感光单元之间的电隔离和光隔离；
在感光单元之间进行金属格栅工艺，金属格栅可以吸收杂散光，减少信号干扰；
在像元阵列旁的控制电路区域进行背面tsv工艺，分别连接像元芯片的第一层金属层和数控芯片的顶层金属层；
采用铝布线将tsv引出，形成wirebond(键合金线)所需的alpad(焊盘)；
在感光区先后形成透过不同可见光的滤色薄膜，并最后在滤色薄膜上方制作显微透镜。
上述现有的3d背照式图形传感器技术都是自下而上地依次完成各种背面加工，其滤色薄膜工艺是在深沟槽工艺、金属格栅工艺之后再进行的。从工艺集成难度来看，这是比较容易实现且易于工艺控制的，但这样做工艺步骤较多，成本较高。
技术实现要素：
本发明的目的在于克服现有技术存在的上述缺陷，提供一种背照式图形传感器的制造方法。
为实现上述目的，本发明的技术方案如下：
一种背照式图形传感器的制造方法，包括以下步骤：
步骤s01：提供一具有像元芯片的硅片，对所述像元芯片背面进行硅片减薄处理；
步骤s02：在减薄后的像元芯片背面表面依次沉积抗反射介质层和第一保护层；
步骤s03：在第一保护层上形成不同颜色的滤色薄膜；其中，各所述滤色薄膜之间具有相连通的间隙；
步骤s04：在滤色薄膜表面保形地沉积第二保护层；
步骤s05：沿间隙位置定义出连通的深沟槽区域；
步骤s06：刻蚀形成深沟槽；
步骤s07：对深沟槽先后沉积介质阻挡层、金属阻挡层，并填充金属；
步骤s08：对器件表面多余的金属进行cmp抛光，并沉积介质覆盖层。
优选地，步骤s01中，首先，采用背面机械抛光方法对硅片进行减薄，包括先采用金刚刀进行快速背面抛光，再采用cmp工艺进行精细抛光；其次，采用湿法刻蚀工艺对硅片继续进行减薄。
优选地，步骤s02中，在沉积抗反射介质层前，先沉积一层第三保护层。
优选地，所述间隙的尺寸大于深沟槽的尺寸。
优选地，所述第二保护层材料为无机介质材料。
优选地，步骤s05中，先通过旋涂光刻胶，将各滤色薄膜之间的间隙填满，并获得平坦的光刻胶覆盖层，然后，再通过光刻在光刻胶覆盖层上定义出深沟槽区域。
优选地，步骤s05中，先通过旋涂有机物，将各滤色薄膜之间的间隙填满，再通过反刻蚀去除表面的部分有机物，并进一步旋涂形成平坦的光刻胶覆盖层，然后，通过光刻在光刻胶覆盖层上定义出深沟槽区域。
优选地，步骤s07中，通过形成填充金属后的深沟槽，以形成自对准的金属格栅。
优选地，步骤s08中，所述cmp抛光工艺停止在第二保护层，不使滤色薄膜暴露出来。
优选地，所述滤色薄膜为混有颜料的光刻胶，所述第二保护层、介质阻挡层以及介质覆盖层的沉积工艺温度为200℃以下。
从上述技术方案可以看出，本发明通过先完成滤色薄膜工艺，再采用第二保护层介质层全覆盖滤色薄膜，并进一步将深沟槽工艺与金属格栅工艺同步完成，因此可减少一个光刻步骤和金属格栅相关的工艺步骤，从而使成本得到降低。
附图说明
图1是本发明一较佳实施例的一种背照式图形传感器的制造方法流程图；
图2-图9是本发明一较佳实施例中根据图1的方法制造背照式图形传感器的工艺步骤示意图。
具体实施方式
下面结合附图，对本发明的具体实施方式作进一步的详细说明。
需要说明的是，在下述的具体实施方式中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。
在以下本发明的具体实施方式中，请参阅图1，图1是本发明一较佳实施例的一种背照式图形传感器的制造方法流程图；同时，请参阅图2-图9，图2-图9是本发明一较佳实施例中根据图1的方法制造背照式图形传感器的工艺步骤示意图。如图1所示，本发明的一种背照式图形传感器的制造方法，包括以下步骤：
步骤s01：提供一具有像元芯片的硅片，对所述像元芯片背面进行硅片减薄处理。
请参阅图2。首先，需要对像元芯片(pixel)10所在硅片的背面(即对像元芯片的背面)进行硅片减薄处理。图示的像元芯片中已完成了感光单元(dipole)11的制作。
感光单元(例如感光二极管)是一个对光非常敏感的区域，能够捕捉光子，并将光信号转化成电信号，通过电荷累积，把电信号传递给cmos器件，最终通过外围电路放大并转化成数字信号。本步骤即是对像元芯片进行背面减薄，像元芯片的最终硅片厚度应控制在3μm以内。首先，可采用常规的背面机械抛光方法，将硅片减薄至30μm左右，包括可先采用金刚刀进行快速背面抛光，将硅片厚度从约775μm减薄至50μm左右；再采用cmp工艺进行精细抛光，以控制硅片厚度的均匀性和表面缺陷，并将硅片厚度控制在30μm左右。其次，可采用多步湿法刻蚀工艺，将硅片厚度继续减薄至3μm以内，包括可先采用高氧化性的强酸进行选择性刻蚀，通过控制像元芯片的掺杂情况，可以精确控制该步湿法刻蚀工艺的刻蚀终点；再采用tmah(四甲基氢氧化铵)清洗液对像元芯片(硅片)的背面进行各向同性的整体刻蚀，并最终控制像元芯片的硅片厚度在3μm以内。
步骤s02：在减薄后的像元芯片背面表面依次沉积抗反射介质层和第一保护层。
请参阅图3。接着，需要对减薄后的像元芯片背面进行抗反射介质层12和第一保护层13的沉积。抗反射介质层介质可为高介电常数介质，如hfo2、tao、al2o3等；第一保护层介质可采用例如sio2。
由于高介电常数抗反射介质层介质的使用会引入金属玷污问题，所以可以采用sio2覆盖层来隔绝金属玷污，并同时保护高介电常数介质。因而在本步骤中，可在沉积抗反射介质层12前、后，分别沉积一层第三保护层和一层第一保护层13。例如，可以采用物理气相沉积(pvd)工艺或原子层沉积(ald)工艺来沉积高介电常数介质作为抗反射介质层，然后采用化学气相沉积(cvd)工艺来沉积sio2第一保护层。此时，如果选用物理气相沉积(pvd)工艺来沉积高介电常数介质，考虑到物理轰击会对像元芯片造成一定的物理损伤，且容易导致一些金属氧化物扩散进入硅片内，因此可以在沉积高介电常数介质前，先采用热氧化工艺沉积一层约50-100埃厚的sio2第三保护层薄膜，再采用pvd工艺沉积约500-1000埃厚的高介电常数介质，接着在高介电常数介质上采用化学气相沉积(cvd)工艺再沉积一层sio2第一保护层。而如果采用原子层沉积(ald)工艺来沉积高介电常数介质，考虑到铜互连布线的热预算要求，ald工艺温度必须控制在400℃以内，因而可以先采用热氧化工艺沉积一层高质量的约10-30埃厚的sio2第三保护层薄膜，再采用工艺温度在400℃以内的ald工艺来沉积高介电常数介质，接着在高介电常数介质上采用化学气相沉积(cvd)工艺再沉积一层sio2第一保护层。
步骤s03：在第一保护层上形成不同颜色的滤色薄膜；其中，各所述滤色薄膜之间具有相连通的间隙。
请参阅图4。接下来，需要在像元芯片背面(即第一保护层上)形成不同颜色的滤色薄膜。可以在像元单元上形成一个吸光型滤色薄膜阵列。滤色薄膜一般为混有颜料的光刻胶，当可见光穿透滤色薄膜时，只有某个波长段的光能够通过，而其他波长的光线都会被吸收，从而只有某种颜色的光线透过。吸光型滤色薄膜阵列一般仅采用红色、绿色、蓝色的滤色薄膜，通过三种光线的强弱组合，就能够充分识别自然界中的各种色彩。
在本步骤中，可以先通过光刻定义出绿色薄膜的图形，再光刻定义出红色、蓝色薄膜的图形，并获得由三色薄膜组成的吸光型滤色薄膜阵列14。每一个滤色薄膜对应一个像元单元，且滤色薄膜的尺寸小于像元单元的尺寸，即在各滤色薄膜之间形成一个互相连通的间隙15，该间隙则成为了自对准的金属格栅区域，且该间隙的尺寸略大于后续形成的深沟槽(deeptrenchisolation)的尺寸。本发明较佳实施例的滤色薄膜之间的间隙尺寸可比深沟槽的尺寸大0.05-0.1微米。
步骤s04：在滤色薄膜表面保形地沉积第二保护层。
请参阅图5。接下来，需要在滤色薄膜表面保形地沉积一层第二保护层16薄膜。由于滤色薄膜一般为混有颜料的光刻胶，不具备耐刻蚀和耐腐蚀的能力，故需要在滤色薄膜表面均匀地覆盖一层保护膜。所述的保护层薄膜必须采用无机介质材料，如sio2、si3n4、sion、sicn等。为了保证滤色薄膜的稳定性，第二保护层薄膜的沉积工艺以及后续的介质阻挡层、介质覆盖层等其他工艺的温度都必须控制在200℃以下。因此，本步骤可以采用200℃以下的原子层沉积(ald)工艺或化学气相沉积(cvd)工艺来沉积一层保形的sio2第二保护层介质薄膜，其厚度可为5-20纳米。
步骤s05：沿间隙位置定义出连通的深沟槽区域。
请参阅图6。接下来，需要通过光刻定义出深沟槽区域19。可采用以下两种方式：
第一种方式可以是：先通过直接旋涂光刻胶17，将各滤色薄膜之间的间隙15填满，再在此基础上进一步获得平坦的光刻胶覆盖层18；然后，再通过光刻在光刻胶覆盖层上定义出深沟槽区域19。
第二种方式可以是：采用填充有机物工艺，先通过旋涂有机物(请参考光刻胶17位置)，将各滤色薄膜之间的间隙填满，再通过反刻蚀去除表面的部分有机物，形成平坦的有机物表面，并在有机物表面上进一步旋涂光刻胶，形成平坦的光刻胶覆盖层18；然后，通过光刻在光刻胶覆盖层上定义出深沟槽区域19。其中，光刻胶的厚度可为2-3微米，深沟槽尺寸(宽度)一般为0.1-0.2微米。
步骤s06：刻蚀形成深沟槽。
请参阅图7。接下来，通过刻蚀形成深沟槽20。所述深沟槽的刻蚀深度一般为1.5-2.5微米，相对于0.1-0.2微米的深沟槽尺寸，深沟槽的深宽比将在12:1以上。
本步骤可采用bosch(博施)刻蚀工艺来获得较为平滑的深沟槽侧壁形貌。bosch刻蚀工艺是主流的硅通孔(tsv)刻蚀技术，其将刻蚀工艺分为两个交替重复的工艺步骤，即可先采用含sf6气体进行si主刻蚀，再采用含chf3或cf4气体在侧壁上形成碳氟聚合物来保护深沟槽的侧壁，并重复上述两种工艺步骤来逐步刻蚀出深沟槽。通过优化主刻蚀工艺时间和侧壁钝化工艺时间，能够获得侧壁光滑的深沟槽形貌。形成的深沟槽将同时用于形成金属格栅。
步骤s07：对深沟槽先后沉积介质阻挡层、金属阻挡层，并填充金属。
请参阅图8。接下来，对深沟槽先后沉积介质阻挡层、金属阻挡层材料，在深沟槽内壁表面依次形成介质阻挡层、金属阻挡层薄膜，并在深沟槽中进行金属21的填充。
在本步骤中，为了防止金属扩散进入硅片，需要在深沟槽内壁表面先沉积一层介质阻挡层，如sio2、si3n4、sion等，可以采用200℃以下的原子层沉积(ald)工艺或化学气相沉积(cvd)工艺来沉积一层sio2介质阻挡层薄膜，薄膜厚度可为10-20纳米。接着，可采用物理气相沉积(pvd)工艺在sio2介质阻挡层表面再沉积一层金属阻挡层材料，如ti或ta，或者是tin或tan，薄膜厚度可为5-10nm。最后，对深沟槽填充金属，填充金属可为铜或钨。其中，如果选择填充金属铜，需要先采用物理气相沉积(pvd)工艺沉积一层铜籽晶层，再采用电镀工艺填充金属铜；如果选择填充金属钨，则可以直接采用化学气相沉积(cvd)工艺填充金属钨。本步骤中填充的金属厚度可控制在0.3-0.6微米。通过形成填充金属后的深沟槽，就可以形成自对准的金属格栅。
步骤s08：对器件表面多余的金属进行cmp抛光，并沉积介质覆盖层。
请参阅图9。接下来，对表面的金属21进行cmp抛光，并在抛光后的器件表面沉积一层介质覆盖层22。
针对不同的填充金属，本步骤可采用对应的研磨液进行化学机械抛光(cmp)抛光工艺，cucmp工艺和wcmp工艺都是主流技术。这里以cucmp工艺为例，cucmp工艺一般采用三步抛光工艺：
第一步抛光工艺，可采用铜研磨液在较高压力下进行快速的铜抛光，含有双氧水的研磨液会快速腐蚀铜，并形成氧化铜，然后在抛光垫上被机械抛掉。工艺压力越大，抛光速率就越高。第一步抛光工艺的速率可达6000埃/分钟以上，并通过终点监测技术控制铜的厚度在1500-2500埃。
第二步抛光工艺，可采用铜研磨液在低压力下进行精细的铜抛光，降低工艺压力可以减少抛光速率。第二步抛光工艺的速率一般可为2000-2500埃/分钟；减慢的抛光工艺可修复铜表面的缺陷，获得更好的工艺控制，并由终点监测技术停在金属阻挡层表面。
第三步抛光工艺，可采用阻挡层研磨液进行金属阻挡层和介质阻挡层的抛光。阻挡层研磨液中添加了细小的硅颗粒，来增强物理机械抛光效果。金属阻挡层和介质阻挡层的抛光速率可达1000埃/分钟左右；可通过工艺时间来精确控制抛光量，并最终停在第二保护层。本步骤的cmp工艺不允许暴露出滤色薄膜，因此必须严格控制第三步抛光的工艺时间，以保证停在第二保护层。
至此，深沟槽工艺和金属格栅工艺一起被完成，因而减少了金属格栅相关的薄膜沉积工艺、光刻工艺、刻蚀工艺等步骤，节约了工艺成本。
最后，可采用200℃以下的化学气相沉积(cvd)工艺，在器件表面沉积一层介质覆盖层，从而形成本发明的一种背照式cmos图形传感器结构。介质覆盖层介质材料可为sio2、si3n4、sion、sicn等，用于隔离金属格栅；介质覆盖层介质厚度可为20-50纳米。
综上所述，本发明通过先完成滤色薄膜工艺，再采用第二保护层介质层全覆盖滤色薄膜，并进一步将深沟槽工艺与金属格栅工艺同步完成，因此可减少一个光刻步骤和金属格栅相关的工艺步骤，从而使成本得到了降低。
以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。