一种抗总剂量辐射的FinFET器件及其制备方法与流程

本发明涉及抗总剂量辐射的鳍式场效应晶体管(finfet)器件及其制备方法，属于超大规模集成电路制造技术领域。

背景技术：

为了使集成电路正常工作在恶劣的空间辐射环境中，需对器件的抗辐射性能提出较高要求。半导体器件受到电子、x射线、γ射线等辐照后，会产生总剂量辐射效应，导致器件直流特性发生变化，如阈值电压漂移、关态泄漏电流增加等，引起集成电路功耗增加、性能降低甚至功能失效。随着集成电路技术的飞速发展，器件特征尺寸已缩小到纳米尺度。finfet器件具有良好的栅控能力，能够克服传统平面体硅器件所面临的短沟道效应、迁移率退化等问题，因此成为纳米级超大规模集成电路制造中的主流器件。现有的研究表明，体硅finfet器件受总剂量辐照后关态泄漏电流显著增加。总剂量辐射在浅槽隔离(sti)区中引入的氧化层陷阱电荷是导致器件关态泄漏电流增大的主因。特别是当fin宽较小时，总剂量辐射引起的器件关态泄漏电流退化更加严重。

技术实现要素：

为了提高finfet器件的抗总剂量辐射能力，本发明提出一种新型的抗总剂量辐射的finfet器件及其制备方法。

本发明提出的抗总剂量辐射的finfet器件通过刻蚀形成“哑铃”形fin条结构。该fin条结构上部宽度较大，中部宽度减小，增强两侧栅对fin中部电势调控能力，而被sti区包裹的fin下部宽度增加，减小辐照引起的泄漏电流增大。fin条剖面形貌类似“哑铃”。一方面，栅对“哑铃”形fin条较薄中部的电势控制能力增强，能够有效减少辐照在sti区产生的陷阱电荷对fin条电势的影响；另一方面，“哑铃”形fin条下部增大了fin两侧sti区距离，降低辐照引起的器件关态泄漏电流增大。

具体的，本发明提供的抗总剂量辐射的finfet器件，包括半导体衬底，在半导体衬底上具有与衬底相连的“哑铃”形fin条结构，所述fin条垂直于沟道方向的剖面为“哑铃”形，即fin条中部较窄，向上和向下宽度增大；fin条顶部至中部较窄区域侧壁表面具有横跨fin条的栅极结构，与栅极结构接触的fin条部分构成沟道区；fin条下部被sti区包裹；源、漏位于沟道区两端。

上述抗总剂量辐射的finfet器件中，所述“哑铃”形fin条的材料可以是si、ge、sige、iii-v族等半导体材料或它们的异质结构。进一步的，上述finfet器件的“哑铃”形fin条顶部宽度优选为1～50nm，中部最窄部分的宽度不超过顶部宽度的70％，被sti包裹部分的底部宽度不小于顶部宽度。

进一步的，“哑铃”形fin条被sti区包裹部分侧面的倾斜角度(与水平方向夹角)应小于85°。

本发明还提供了一种上述抗总剂量辐射的finfet器件的制备方法，包括以下步骤：

1)在半导体衬底上形成“哑铃”形fin条；

2)在“哑铃”形fin条下部形成浅槽隔离区；

3)在fin条侧壁和顶部表面形成栅极结构，并在栅极结构的侧面形成侧墙；

4)光刻定义源漏区图形，掺杂并退火形成源漏。

上述步骤1)可以直接在半导体衬底上用刻蚀方法形成“哑铃”形fin条，也可以在半导体衬底上先外延fin条所需的半导体材料，然后再刻蚀该外延层得到“哑铃”形fin条。

以体硅衬底上形成si材料“哑铃”形fin条为例，步骤1)中所述半导体衬底为体硅衬底，形成“哑铃”形fin条的方法具体可包括：

1-1)在半导体衬底上淀积硬掩膜，光刻定义fin条图形；

1-2)干法刻蚀硬掩膜和一定深度的半导体衬底，形成“哑铃”形fin条的上部结构；

1-3)淀积一层氮化硅，并进行干法刻蚀，形成氮化硅侧墙；

1-4)各向同性刻蚀衬底至一定深度，湿法腐蚀去掉硬掩膜和侧墙，形成“哑铃”形fin条结构。

所述步骤1-1)中硬掩膜可以是氧化硅层、氮化硅层、氧化硅/氮化硅叠层等，但不局限于上述材料，所用材料应具有较好的保形性。淀积硬掩膜的工艺可以采用低压化学气相淀积(lowpressurechemicalvapordeposition，lpcvd)、等离子体增强化学气相淀积(plasmaenhancedchemicalvapordeposition，pecvd)等方法。硬掩膜的厚度一般为10～200nm；fin条上部宽度一般小于50nm。光刻优选为电子束光刻或193nm浸没式光刻等能形成纳米尺度线条的先进技术。

所述步骤1-2)中干法刻蚀衬底深度决定了“哑铃”形fin条的上部高度，通常是1～30nm。

所述步骤1-4)中，各向同性刻蚀对衬底材料和硬掩膜应具有较好的刻蚀选择比，纵向刻蚀深度决定“哑铃”形fin条中部和下部的总高度，横向刻蚀距离决定了“哑铃”形fin条中部宽度。湿法腐蚀氮化硅可以采用加热浓磷酸溶液。

上述制备方法中，步骤2)具体可包括：

2-1)淀积浅槽隔离氧化物，并进行平坦化；

2-2)各向同性刻蚀浅槽隔离氧化物至一定深度，暴露出“哑铃”形fin条上部和中部，较宽的下部fin条被包围在氧化物中。

所述步骤2-1)中淀积浅槽隔离氧化物可以是二氧化硅，淀积厚度应保证填满fin间沟槽。淀积工艺可与步骤1-1)中淀积硬掩膜工艺相同，应尽量保证浅槽隔离氧化物的质量。可通过cmp实现平坦化。

所述步骤2-2)中浅槽隔离氧化物的刻蚀深度决定了最终器件fin高。

上述制备方法中，步骤3)和步骤4)为常规的工艺步骤。步骤3)包括pts掺杂，淀积栅介质层，光刻、刻蚀形成栅电极，淀积氮化硅并刻蚀形成侧墙隔离层等。步骤4)包括光刻定义源漏区图形，离子掺杂并退火形成源漏，以及后续的工艺步骤：光刻、刻蚀接触孔，溅射金属，光刻、刻蚀形成金属互连，合金，钝化等。

本发明优点如下：

1)形成“哑铃”形fin条结构，一方面，栅对“哑铃”形fin条较窄中部的电势控制能力增强，能够有效减少辐照在sti区引起的陷阱电荷对fin条电势的影响；另一方面，“哑铃”形fin条增大了fin两侧sti区距离，可以减弱sti区陷阱电荷相互耦合，降低辐照引起的器件关态泄漏电流增大。

2)与传统体硅finfet相比，具有良好的栅控能力、更大的驱动电流。

3)与现有cmos工艺完全兼容。

附图说明

图1为本发明器件在体硅衬底上“哑铃”形fin条的结构示意图，其中示意了(a)、(b)剖面方向。

图2～图8为实施制备的抗总剂量辐射的体硅finfet器件的关键工艺步骤示意图，各图中(a)为垂直于沟道方向的剖面图，(b)为平行于沟道方向的剖面图，分别对应于图1中的(a)、(b)剖面方向。

其中：1-衬底；2-氮化硅硬掩膜；3-“哑铃”形fin条；4-保护“哑铃”形fin条上部的氮化硅侧墙；5-浅槽隔离区(sti)；6-栅电极；7-栅介质；8-侧墙隔离层；9-源区；10-漏区。

具体实施方式

本发明提出了一种新型抗总剂量辐射的finfet器件及其制备方法，该方法通过刻蚀形成“哑铃”形fin条结构，增大了fin条两侧sti区距离，减少辐照引起的器件关态泄漏电流退化。另外，相比普通体硅finfet具有更强的栅控能力。下面结合附图对本发明进行详细说明。

根据下列步骤可以实现新型抗总剂量辐射的体硅finfet器件，以nmos为例：

步骤1.在p型(110)硅衬底上通过化学气相沉积法(cvd)淀积氮化硅层作为硬掩膜2，通过电子束光刻定义fin条图形，刻蚀硬掩膜，露出衬底上表面，去胶，如图2所示；

步骤2.以氮化硅硬掩膜2为掩蔽，刻蚀衬底，形成“哑铃”形fin条上部分结构，如图3所示；

步骤3.cvd淀积氮化硅并刻蚀，在“哑铃”形fin条两侧形成氮化硅侧墙4，如图4所示；

步骤4.以氮化硅硬掩膜2和氮化硅侧墙4为掩蔽，各向同性刻蚀硅衬底，如图5所示；

步骤5.通过浓磷酸加热170℃，腐蚀去除氮化硅，形成“哑铃”形fin条3，如图6所示；

步骤6.cvd淀积氧化硅，通过cmp实现平坦化，刻蚀氧化硅，形成sti区5，所得结构如图7所示；

步骤7.形成高k/金属栅叠层，光刻、刻蚀形成栅电极6，淀积氧化硅并刻蚀形成侧墙隔离层8；

步骤8.通过光刻定义源漏区图形，p+注入对源漏进行注入掺杂，通过退火激活杂质，形成源区9、漏区10，如图8所示；

步骤9.cvd淀积氧化硅，通过cmp实现平坦化；

步骤10.通过光刻、icp刻蚀形成栅、源、漏各端的接触孔，去胶；

步骤11.溅射金属，光刻、刻蚀形成金属互连，合金。

该方法通过刻蚀形成“哑铃”形fin条结构，一方面，增强了栅对“哑铃”形fin条较薄中部电势控制能力，能够有效减少辐照在sti区引起的陷阱电荷对fin条电势的影响；另一方面，增大了fin两侧sti区距离，降低辐照引起的器件关态泄漏电流退化。相比普通体硅finfet，“哑铃”形fin条结构还增强了器件常态栅控能力，具有更大的开态电流。