本发明涉及显示技术领域，尤其涉及一种ffs型薄膜晶体管阵列基板及其制作方法。
背景技术：
随着显示技术的发展，液晶显示器(liquidcrystaldisplay，lcd)等平面显示装置因具有高画质、省电、机身薄及应用范围广等优点，而被广泛的应用于手机、电视、个人数字助理、数字相机、笔记本电脑、台式计算机等各种消费性电子产品，成为显示装置中的主流。
现有市场上的液晶显示装置大部分为背光型液晶显示器，其包括液晶显示面板及背光模组(backlightmodule)。通常液晶显示面板由彩膜(cf，colorfilter)基板、薄膜晶体管(tft，thinfilmtransistor)基板、夹于彩膜基板与薄膜晶体管基板之间的液晶(lc，liquidcrystal)及密封胶框(sealant)组成。
根据驱动液晶的电场方向，薄膜晶体管液晶显示器(tft-lcd)可分为垂直电场型和水平电场型。其中，垂直电场型tft-lcd需要在薄膜晶体管阵列基板上形成像素电极，在彩膜基板上形成公共电极；而水平电场型tft-lcd需要在薄膜晶体管阵列基板上同时形成像素电极和公共电极。垂直电场型tft-lcd包括：扭曲向列(twistnematic，简称为tn)型tft-lcd；水平电场型tft-lcd包括：边缘电场切换(fringefieldswitching，简称为ffs)型tft-lcd、共平面切换(in-planeswitching，简称为ips)型tft-lcd。水平电场型tft-lcd，尤其是ffs型tft-lcd具有高透光率、广视角、响应速度快及低功耗等优点，广泛应用于液晶显示器领域。但是目前ffs型薄膜晶体管阵列基板的制作方法通常采用6道光罩工艺，由于光罩的制作成本较高且6道光罩工艺的制程时间较长，因此目前ffs型薄膜晶体管阵列基板的制作成本较高。
技术实现要素：
本发明的目的在于提供一种ffs型薄膜晶体管阵列基板的制作方法，使用光罩工艺的次数较少，生产成本低。
本发明的目的还在于提供一种ffs型薄膜晶体管阵列基板，制作工艺简单，生产成本低，且具有优异的电学性能。
为实现上述目的，本发明提供一种ffs型薄膜晶体管阵列基板的制作方法，包括：
提供衬底基板，采用第一道光罩工艺在所述衬底基板上形成栅极、扫描线、公共电极及公共电极线；其中，所述栅极与扫描线相连，所述公共电极与公共电极线相连；
在所述栅极、扫描线、公共电极、公共电极线及衬底基板上沉积栅极绝缘层，在所述栅极绝缘层上沉积半导体层，采用第二道光罩工艺对所述半导体层进行图形化处理，得到对应于所述栅极上方的有源层；
在所述有源层与栅极绝缘层上沉积源漏极金属层，采用第三道光罩工艺对所述源漏极金属层进行图形化处理，得到源极、漏极及数据线；其中，所述源极与漏极分别与所述有源层相接触，所述数据线与所述源极相连；
在所述源极、漏极、数据线、有源层及栅极绝缘层上形成钝化层，采用第四道光罩工艺对所述钝化层进行图形化处理，得到位于所述钝化层上的第一通孔，所述第一通孔对应于所述漏极上方设置；在所述钝化层上沉积第二透明导电层，采用第五道光罩工艺对所述第二透明导电层进行图形化处理，得到位于所述钝化层上的像素电极，所述像素电极通过位于所述钝化层上的第一通孔与所述漏极相连；或者，
在所述源极、漏极、数据线、有源层及栅极绝缘层上形成钝化层与设于所述钝化层上的平坦层，采用第四道光罩工艺对所述钝化层和平坦层进行图形化处理，得到位于所述钝化层和平坦层上的第二通孔，所述第二通孔对应于所述漏极上方设置；在所述平坦层上沉积第二透明导电层，采用第五道光罩工艺对所述第二透明导电层进行图形化处理，得到位于所述平坦层上的像素电极，所述像素电极通过位于所述钝化层与平坦层上的第二通孔与所述漏极相连。
采用第一道光罩工艺在所述衬底基板上形成栅极、扫描线、公共电极及公共电极线的步骤包括：
在所述衬底基板上沉积第一透明导电层，采用第一道光罩工艺对所述第一透明导电层进行图形化处理，得到栅极预定图案与扫描线预定图案以及公共电极与公共电极线；
在所述栅极预定图案与扫描线预定图案上镀上第一金属层，得到栅极与扫描线，其中，所述第一金属层的导电性能大于所述第一透明导电层的导电性能。
所述第一透明导电层的材料包括透明导电金属氧化物；所述第一金属层的材料包括铜。
在所述栅极预定图案与扫描线预定图案上镀上第一金属层的工艺为电镀工艺。
所述钝化层的材料包括氧化硅与氮化硅中的一种或多种，所述平坦层的材料为有机光阻材料。
在所述源极、漏极、数据线、有源层及栅极绝缘层上形成钝化层后，所述第四道光罩工艺包括涂光阻、曝光、显影、干蚀刻及光阻剥离制程；
在所述源极、漏极、数据线、有源层及栅极绝缘层上形成钝化层与设于所述钝化层上的平坦层后，所述第四道光罩工艺包括曝光、显影及干蚀刻制程。
本发明还提供一种ffs型薄膜晶体管阵列基板，包括：
衬底基板；
设于所述衬底基板上的栅极、扫描线、公共电极及公共电极线；其中，所述栅极与扫描线相连，所述公共电极与公共电极线相连；
设于所述栅极、扫描线、公共电极、公共电极线及衬底基板上的栅极绝缘层；
设于所述栅极绝缘层上且对应于所述栅极上方的有源层；
设于所述有源层与栅极绝缘层上的源极与漏极、设于所述栅极绝缘层上的数据线；其中，所述源极与漏极分别与所述有源层相接触，所述数据线与所述源极相连；
设于所述源极、漏极、数据线、有源层及栅极绝缘层上的钝化层，所述钝化层上设有对应于所述漏极上方设置的第一通孔；设于所述钝化层上的像素电极，所述像素电极通过位于所述钝化层上的第一通孔与所述漏极相连；或者，
设于所述源极、漏极、数据线、有源层及栅极绝缘层上的钝化层与设于所述钝化层上的平坦层，所述钝化层和平坦层上设有对应于所述漏极上方设置的第二通孔；设于所述平坦层上的像素电极，所述像素电极通过位于所述钝化层与平坦层上的第二通孔与所述漏极相连。
所述公共电极与公共电极线包括设于所述衬底基板上的第一透明导电层，所述栅极与扫描线包括设于所述衬底基板上的第一透明导电层与设于所述第一透明导电层上的第一金属层；其中，所述第一金属层的导电性能大于所述第一透明导电层的导电性能。
所述第一透明导电层的材料包括透明导电金属氧化物；所述第一金属层的材料包括铜。
所述钝化层的材料包括氧化硅与氮化硅中的一种或多种，所述平坦层的材料为有机光阻材料。
本发明的有益效果：本发明的ffs型薄膜晶体管阵列基板的制作方法包括：在一道光罩工艺中形成栅极、扫描线、公共电极及公共电极线，与现有技术相比，简化了工艺制程，采用的光罩数量较少，制程时间较短，因此生产成本低。本发明的ffs型薄膜晶体管阵列基板的制作工艺简单，生产成本低，且具有优异的电学性能。
为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
附图中，
图1为本发明的ffs型薄膜晶体管阵列基板的制作方法的流程图；
图2为本发明的ffs型薄膜晶体管阵列基板的制作方法的步骤s11制程的俯视示意图；
图3为图2的剖视示意图；
图4为本发明的ffs型薄膜晶体管阵列基板的制作方法的步骤s12制程的俯视示意图；
图5为图4的剖视示意图；
图6为本发明的ffs型薄膜晶体管阵列基板的制作方法的步骤s2制程的俯视示意图；
图7为图6的剖视示意图；
图8为本发明的ffs型薄膜晶体管阵列基板的制作方法的步骤s3制程的俯视示意图；
图9为图8的剖视示意图；
图10为本发明的ffs型薄膜晶体管阵列基板的制作方法的步骤s4制程的俯视示意图；
图11a与图11b为图10的剖视示意图；
图12为本发明的ffs型薄膜晶体管阵列基板的制作方法的步骤s5制程的俯视示意图；
图13a与图13b为图12的剖视示意图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图1，本发明提供一种ffs型薄膜晶体管阵列基板的制作方法，包括如下步骤：
s1、如图2至图5所示，提供衬底基板10，采用第一道光罩工艺在所述衬底基板10上形成栅极21、扫描线22、公共电极23及公共电极线24；其中，所述栅极21与扫描线22相连，所述公共电极23与公共电极线24相连。
具体的，采用第一道光罩工艺在所述衬底基板10上形成栅极21、扫描线22、公共电极23及公共电极线24的步骤包括：
s11、如图2与图3所示，在所述衬底基板10上沉积第一透明导电层11，采用第一道光罩工艺对所述第一透明导电层11进行图形化处理，得到栅极预定图案15与扫描线预定图案16以及公共电极23与公共电极线24；
s12、如图4与图5所示，在所述栅极预定图案15与扫描线预定图案16上镀上第一金属层12，得到栅极21与扫描线22，其中，所述第一金属层12的导电性能大于所述第一透明导电层11的导电性能。
具体的，所述第一透明导电层11的材料包括透明导电金属氧化物，如氧化铟锡(ito)，所述第一透明导电层11的沉积方法为物理气相沉积法(pvd)。
具体的，所述第一金属层12的材料包括铜。
由于公共电极23与公共电极线24不需要具有低电阻，因此，仅由第一透明导电层11构成即可满足其电学性能要求；由于栅极21与扫描线22需要具有低电阻，因此在第一透明导电层11上镀上导电性能更好的第一金属层12(优选为铜)来制备栅极21与扫描线22，能够降低其电阻值，使其满足相应的电学性能要求。
具体的，在所述栅极预定图案15与扫描线预定图案16上镀上第一金属层12的工艺为电镀工艺。电镀过程中，对所述栅极预定图案15与扫描线预定图案16通电，对所述公共电极23与公共电极线24不通电，即可实现只在栅极预定图案15与扫描线预定图案16镀上第一金属层12而不在公共电极23与公共电极线24镀上第一金属层12。
具体的，本发明通过在栅极预定图案15与扫描线预定图案16上镀上第一金属层12，可以提升制得的栅极21与扫描线22的导电性能。
具体的，所述衬底基板10为玻璃基板。
具体的，所述第一道光罩工艺包括涂光阻、曝光、显影、湿蚀刻及光阻剥离制程。
s2、如图6与图7所示，在所述栅极21、扫描线22、公共电极23、公共电极线24及衬底基板10上沉积栅极绝缘层30，在所述栅极绝缘层30上沉积半导体层35，采用第二道光罩工艺对所述半导体层35进行图形化处理，得到对应于所述栅极21上方的有源层40。
具体的，所述栅极绝缘层30的材料包括氧化硅(siox)与氮化硅(sinx)中的一种或多种。
具体的，所述半导体层35的材料包括非晶硅、多晶硅及金属氧化物中的一种或多种。
具体的，所述栅极绝缘层30与半导体层35的沉积方法均为化学气相沉积法(cvd)。
具体的，所述第二道光罩工艺包括涂光阻、曝光、显影、干蚀刻及光阻剥离制程。
s3、如图8与图9所示，在所述有源层40与栅极绝缘层30上沉积源漏极金属层45，采用第三道光罩工艺对所述源漏极金属层45进行图形化处理，得到源极51、漏极52及数据线53；其中，所述源极51与漏极52分别与所述有源层40相接触，所述数据线53与所述源极51相连。
具体的，所述源漏极金属层45的沉积方法为物理气相沉积方法(pvd)。
具体的，所述第三道光罩工艺包括涂光阻、曝光、显影、湿蚀刻及光阻剥离制程。
s4、如图10与图11a所示，在所述源极51、漏极52、数据线53、有源层40及栅极绝缘层30上形成钝化层60，采用第四道光罩工艺对所述钝化层60进行图形化处理，得到位于所述钝化层60上的第一通孔61，所述第一通孔61对应于所述漏极52上方设置；
或者，如图10与图11b所示，在所述源极51、漏极52、数据线53、有源层40及栅极绝缘层30上形成钝化层60与设于所述钝化层60上的平坦层70，采用第四道光罩工艺对所述钝化层60和平坦层70进行图形化处理，得到位于所述钝化层60和平坦层70上的第二通孔72，所述第二通孔72对应于所述漏极52上方设置。
具体的，所述钝化层60的材料包括氧化硅(siox)与氮化硅(sinx)中的一种或多种，所述钝化层60的形成方法为化学气相沉积法(cvd)。
具体的，所述平坦层70的材料为有机光阻材料，所述平坦层70的形成方法为涂膜工艺。
具体的，所述步骤s4中，如图10与图11a所示，在所述源极51、漏极52、数据线53、有源层40及栅极绝缘层30上形成钝化层60后，所述第四道光罩工艺包括涂光阻、曝光、显影、干蚀刻及光阻剥离制程。
如图10与图11b所示，在所述源极51、漏极52、数据线53、有源层40及栅极绝缘层30上形成钝化层60与设于所述钝化层60上的平坦层70后，所述第四道光罩工艺包括曝光、显影及干蚀刻制程。
具体的，通过在所述钝化层60上引入平坦层70，可以提高后续制作的像素电极80的平坦性，进而提升液晶显示面板的稳定性。
s5、如图12与图13a所示，在所述钝化层60上沉积第二透明导电层75，采用第五道光罩工艺对所述第二透明导电层75进行图形化处理，得到位于所述钝化层60上的像素电极80，所述像素电极80通过位于所述钝化层60上的第一通孔61与所述漏极52相连；
或者，如图12与图13b所示，在所述平坦层70上沉积第二透明导电层75，采用第五道光罩工艺对所述第二透明导电层75进行图形化处理，得到位于所述平坦层70上的像素电极80，所述像素电极80通过位于所述钝化层60与平坦层70上的第二通孔72与所述漏极52相连。
具体的，所述第二透明导电层75的材料包括透明导电金属氧化物，如氧化铟锡(ito)，所述第二透明导电层75的沉积方法为物理气相沉积法(pvd)。
具体的，所述第五道光罩工艺包括涂光阻、曝光、显影、湿蚀刻及光阻剥离制程。
本发明的ffs型薄膜晶体管阵列基板的制作方法包括：在一道光罩工艺中形成栅极21、扫描线22、公共电极23及公共电极线24，与现有技术相比，简化了工艺制程，采用的光罩数量较少，制程时间较短，因此生产成本低。
请参阅图12、图13a与图13b，基于上述ffs型薄膜晶体管阵列基板的制作方法，本发明还提供一种ffs型薄膜晶体管阵列基板，包括：
衬底基板10；
设于所述衬底基板10上的栅极21、扫描线22、公共电极23及公共电极线24；其中，所述栅极21与扫描线22相连，所述公共电极23与公共电极线24相连；
设于所述栅极21、扫描线22、公共电极23、公共电极线24及衬底基板10上的栅极绝缘层30；
设于所述栅极绝缘层30上且对应于所述栅极21上方的有源层40；
设于所述有源层40与栅极绝缘层30上的源极51与漏极52、设于所述栅极绝缘层30上的数据线53；其中，所述源极51与漏极52分别与所述有源层40相接触，所述数据线53与所述源极51相连；
设于所述源极51、漏极52、数据线53、有源层40及栅极绝缘层30上的钝化层60，所述钝化层60上设有对应于所述漏极52上方设置的第一通孔61；以及设于所述钝化层60上的像素电极80，所述像素电极80通过位于所述钝化层60上的第一通孔61与所述漏极52相连(如图13a所示)；或者，
设于所述源极51、漏极52、数据线53、有源层40及栅极绝缘层30上的钝化层60与设于所述钝化层60上的平坦层70，所述钝化层60和平坦层70上设有对应于所述漏极52上方设置的第二通孔72；以及设于所述平坦层70上的像素电极80，所述像素电极80通过位于所述钝化层60与平坦层70上的第二通孔72与所述漏极52相连(如图13b所示)。
具体的，所述公共电极23与公共电极线24包括设于所述衬底基板10上的第一透明导电层11，所述栅极21与扫描线22包括设于所述衬底基板10上的第一透明导电层11与设于所述第一透明导电层11上的第一金属层12；其中，所述第一金属层12的导电性能大于所述第一透明导电层11的导电性能。
具体的，所述第一透明导电层11的材料包括透明导电金属氧化物，如氧化铟锡(ito)。
具体的，所述第一金属层12的材料包括铜。
具体的，所述衬底基板10为玻璃基板。
具体的，所述栅极绝缘层30的材料包括氧化硅(siox)与氮化硅(sinx)中的一种或多种。
具体的，所述有源层40的材料包括非晶硅、多晶硅及金属氧化物中的一种或多种。
具体的，所述钝化层60的材料包括氧化硅(siox)与氮化硅(sinx)中的一种或多种，所述平坦层70的材料为有机光阻材料。
具体的，所述像素电极80的材料包括透明导电金属氧化物，如氧化铟锡(ito)。
本发明的ffs型薄膜晶体管阵列基板的制作工艺简单，生产成本低，且具有优异的电学性能。
综上所述，本发明提供一种ffs型薄膜晶体管阵列基板及其制作方法。本发明的ffs型薄膜晶体管阵列基板的制作方法包括：在一道光罩工艺中形成栅极、扫描线、公共电极及公共电极线，与现有技术相比，简化了工艺制程，采用的光罩数量较少，制程时间较短，因此生产成本低。本发明的ffs型薄膜晶体管阵列基板的制作工艺简单，生产成本低，且具有优异的电学性能。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。