具有气隙间隔物的半导体器件及制造其的方法与流程

技术特征：

1.一种制造半导体器件的方法，包括：

提供包括单元区和外围电路区的衬底，其中所述单元区包括位线结构、形成在所述位线结构的两个侧壁上的位线间隔物、以及形成在所述位线结构上的下电极，其中所述外围电路区至少部分地沿着所述单元区的边界设置，以及其中所述外围电路区包括第一杂质区、第二杂质区和第三杂质区；

在所述衬底的所述外围电路区上形成层间绝缘膜；

在所述层间绝缘膜上形成第一金属层，其中所述第一金属层连接到所述第一杂质区、所述第二杂质区和所述第三杂质区；

在所述第一金属层中形成第一沟槽和第二沟槽，其中所述第一沟槽设置在所述第一杂质区与所述第二杂质区之间并暴露所述层间绝缘膜，所述第二沟槽设置在所述第二杂质区与所述第三杂质区之间并暴露所述层间绝缘膜；

在所述第一沟槽上形成第一盖图案，其中所述第一盖图案与所述第一沟槽的底表面间隔开，在所述第一沟槽中形成第一气隙；

用第一绝缘材料填充所述第二沟槽，使所述第二杂质区和所述第三杂质区绝缘；以及

在所述第一金属层上形成连接到所述第三杂质区的接触，其中所述接触形成在所述第二沟槽的第一侧，以及

其中所述第一沟槽形成在所述第二沟槽的第二侧，所述第二沟槽的所述第一侧和所述第二侧彼此相反。

2.根据权利要求1所述的方法，其中所述第一盖图案的所述形成包括：

用第二绝缘材料填充所述第一沟槽和所述第二沟槽的一部分；

在所述第二绝缘材料上形成所述第一盖图案以完全填充所述第一沟槽；以及

从所述第一沟槽和所述第二沟槽选择性地去除所述第二绝缘材料。

3.根据权利要求2所述的方法，其中所述第一盖图案在所述第二绝缘材料上的所述形成以完全填充所述第一沟槽包括：

用所述第二绝缘材料填充所述第一沟槽和所述第二沟槽的一部分，然后在所述第一金属层上形成盖膜使得所述盖膜完全填充所述第一沟槽和所述第二沟槽；

在所述第一沟槽上形成第一掩模图案以暴露所述盖膜在所述第二沟槽上的部分；

通过使用所述第一掩模图案作为掩模通过选择性地去除所述盖膜在所述第二沟槽上的部分而形成初始盖图案；

去除所述第一掩模图案；以及

通过回蚀刻所述初始盖图案直到所述第一金属层的上表面被暴露而形成所述第一盖图案。

4.根据权利要求1所述的方法，其中所述第一沟槽和所述第二沟槽延伸到所述层间绝缘膜中。

5.根据权利要求1所述的方法，其中所述衬底的所述单元区包括第四杂质区和第五杂质区，

其中所述位线结构连接到所述第四杂质区，以及

其中所述位线间隔物包括第一间隔物和相对于所述第一间隔物具有蚀刻选择性的第二间隔物，

所述方法还包括：

在所述衬底的所述单元区中形成第二金属层，使得所述第二金属层覆盖所述位线结构和所述位线间隔物；

在所述第二金属层中形成暴露所述第一间隔物的第三沟槽，并形成存储节点接触，其中所述存储节点接触连接到所述第五杂质区；

选择性地去除由所述第三沟槽暴露的所述第一间隔物，以在所述位线间隔物中形成第四沟槽；

形成第二盖图案，其中所述第二盖图案覆盖所述第四沟槽并填充所述第三沟槽，使得第二气隙形成在所述第四沟槽中；以及

在所述存储节点接触上形成所述下电极，

其中所述第三沟槽与所述第一沟槽和所述第二沟槽同时形成。

6.根据权利要求5所述的方法，其中所述第一盖图案的所述形成包括：

用第二绝缘材料填充所述第一沟槽至所述第三沟槽的一部分；

形成覆盖所述第一沟槽和所述第二沟槽并暴露所述第三沟槽的第一掩模图案；

通过使用所述第一掩模图案作为掩模通过选择性地去除填充所述第三沟槽的一部分的所述第二绝缘材料而暴露所述第一间隔物；

在所述外围电路区的所述第二绝缘材料上形成所述第一盖图案，以完全填充所述第一沟槽；以及

通过使用所述第二绝缘材料与所述第一盖图案之间的蚀刻选择性而选择性地去除填充所述第一沟槽和所述第二沟槽的一部分的所述第二绝缘材料，

其中，填充所述第一沟槽和所述第二沟槽的一部分的所述第二绝缘材料的所述选择性去除与所述第四沟槽的所述形成被同时执行。

7.根据权利要求6所述的方法，其中所述第一间隔物通过选择性地去除所述第二绝缘材料的所述暴露以及所述第一盖图案在所述第二绝缘材料上的所述形成以完全填充所述第一沟槽包括：

在所述第一金属层和所述第二金属层上形成盖膜，以填充所述第三沟槽的一部分并完全填充所述第一沟槽和所述第二沟槽；

在所述第一沟槽上形成第二掩模图案以暴露所述盖膜在所述第二沟槽和所述第三沟槽中的部分；以及

通过使用所述第二掩模图案作为掩模去除所述盖膜在所述第二沟槽和所述第三沟槽中的部分。

8.根据权利要求1所述的方法，其中所述衬底的所述单元区包括第四杂质区和第五杂质区，

其中所述位线结构连接到所述第四杂质区，以及

其中所述位线间隔物包括第一间隔物和相对于所述第一间隔物具有蚀刻选择性的第二间隔物，

所述方法还包括：

在所述第一沟槽和所述第二沟槽的所述形成之前，在所述衬底的所述单元区上形成第二金属层以覆盖所述位线结构和所述位线间隔物；

在所述第二金属层中形成暴露所述第一间隔物的第三沟槽，并形成存储节点接触，其中所述存储节点接触连接到所述第五杂质区；

选择性地去除由所述第三沟槽暴露的所述第一间隔物，在所述位线间隔物中形成第四沟槽；

形成第二盖图案，所述第二盖图案覆盖所述第四沟槽并填充所述第三沟槽，在所述第四沟槽中形成第二气隙；以及

在所述存储节点接触上形成所述下电极。

9.一种制造半导体器件的方法，包括：

提供包括单元区和外围电路区的衬底，其中所述单元区包括位线结构、形成在所述位线结构的两个侧壁上的位线间隔物、以及形成在所述位线结构上的下电极，其中所述外围电路区至少部分地沿着所述单元区的边界设置，以及其中所述外围电路区在其中包括第一杂质区和第二杂质区；

在所述衬底的所述外围电路区上形成层间绝缘膜；

形成连接到所述第一杂质区的第一线图案和连接到所述第二杂质区的第二线图案，所述第一线图案和所述第二线图案在所述层间绝缘膜上彼此间隔开；

在所述第一线图案与所述第二线图案之间形成暴露所述层间绝缘膜的第一沟槽，所述第一沟槽包括第一区域和第二区域；

形成覆盖所述第一沟槽的所述第一区域的第一盖图案，其中所述第一盖图案与所述第一沟槽的底表面间隔开，使得第一气隙形成在所述第一沟槽的所述第一区域中；

用第一绝缘材料填充所述第一沟槽的所述第二区域；以及

在所述第二线图案上形成接触，其中所述接触连接到在所述第一沟槽的所述第二区域的第一侧上的所述第二杂质区，其中所述第一沟槽的所述第二区域用所述第一绝缘材料填充。

10.根据权利要求9所述的方法，其中所述第一盖图案的所述形成包括：

用第二绝缘材料填充所述第一沟槽的所述第一区域和所述第二区域的一部分；

在所述第二绝缘材料上形成所述第一盖图案，使得所述第一盖图案完全填充所述第一沟槽的所述第一区域；以及

从所述第一沟槽的所述第一区域和所述第二区域选择性地去除所述第二绝缘材料。

11.根据权利要求10所述的方法，其中所述第一盖图案在所述第二绝缘材料上的所述形成包括：

用所述第二绝缘材料填充所述第一沟槽的所述第一区域和所述第二区域的一部分；

在所述第二绝缘材料以及所述第一线图案和所述第二线图案上形成完全填充所述第一沟槽的盖膜；

在所述第一沟槽上形成暴露所述盖膜的形成在所述第一沟槽的所述第二区域上的部分的掩模图案；

通过使用所述掩模图案作为掩模通过从所述第一沟槽的所述第二区域选择性地去除所述盖膜的一部分而形成初始盖图案；

去除所述掩模图案；以及

回蚀刻所述初始盖图案直到所述第一线图案和所述第二线图案的每个的上表面被暴露。

12.根据权利要求9所述的方法，其中所述第一沟槽延伸到所述层间绝缘膜中。

13.根据权利要求9所述的方法，其中所述第一区域的长度长于所述第二区域的长度，以及

其中所述第一区域和所述第二区域的所述长度沿着所述第一线图案和所述第二线图案延伸的方向被测量。

14.根据权利要求9所述的方法，其中所述衬底的所述单元区包括第三杂质区和第四杂质区，

其中所述位线结构连接到所述第三杂质区，以及

其中所述位线间隔物包括第一间隔物和相对于所述第一间隔物具有蚀刻选择性的第二间隔物，

所述方法还包括：

在所述衬底的所述单元区上形成金属层以覆盖所述位线结构和所述位线间隔物；

在所述金属层中形成第二沟槽以暴露所述第一间隔物并形成存储节点接触，其中所述存储节点接触连接到所述第四杂质区；

选择性地去除由所述第二沟槽暴露的所述第一间隔物，在所述位线间隔物中形成第三沟槽；

形成第二盖图案，所述第二盖图案覆盖所述第三沟槽并填充所述第二沟槽，在所述第三沟槽中形成第二气隙；以及

在所述存储节点接触上形成下电极，

其中所述第二沟槽与所述第一沟槽同时形成。

15.根据权利要求9所述的方法，其中所述衬底的所述单元区包括第三杂质区和第四杂质区，

其中所述位线结构连接到所述第三杂质区，以及

其中所述位线间隔物包括第一间隔物和相对于所述第一间隔物具有蚀刻选择性的第二间隔物，

所述方法还包括：

在形成所述第一沟槽之前，在所述衬底的所述单元区上形成覆盖所述位线结构和所述位线间隔物的金属层；

在所述金属层中形成第二沟槽，暴露所述第一间隔物以形成存储节点接触，其中所述存储节点接触连接到所述第四杂质区；

选择性地去除由所述第二沟槽暴露的所述第一间隔物，在所述位线间隔物中形成第三沟槽；

形成第二盖图案，所述第二盖图案覆盖所述第三沟槽并填充所述第二沟槽，在所述第三沟槽中形成第二气隙；以及

在所述存储节点接触上形成所述下电极。

16.一种制造半导体器件的方法，包括：

提供包括单元区和外围电路区的衬底，其中所述单元区包括位线结构、形成在所述位线结构的彼此相反的侧壁上的第一位线间隔物和第二位线间隔物、以及形成在所述位线结构上的第一电极，

其中所述外围电路区至少部分地沿着所述单元区的边界设置，以及其中所述外围电路区在其中包括第一杂质区和第二杂质区；

在所述衬底的所述外围电路区上形成层间绝缘膜；

在所述层间绝缘膜上形成第一金属层，其中所述第一金属层连接到所述第一杂质区和所述第二杂质区；

在所述层间绝缘膜上形成第一线图案，所述第一线图案连接到所述第一杂质区；

在所述层间绝缘膜上形成第二线图案，所述第二线图案连接到所述第二杂质区，其中所述第一线图案和所述第二线图案彼此间隔开；

在所述第一线图案与所述第二线图案之间形成第一沟槽，所述第一沟槽暴露所述层间绝缘膜，所述第一沟槽包括第一区域和第二区域；

在所述第一沟槽的所述第一区域上形成第一盖图案以覆盖所述第一沟槽的所述第一区域，其中所述第一盖图案部分地插入所述第一沟槽的所述第一区域的开口处，使得空的空间形成在所述第一沟槽的所述第一区域的底表面与所述部分地插入的第一盖图案之间；

用第一绝缘材料填充所述第一沟槽的所述第二区域；以及

在所述第二线图案上形成接触，其中所述接触连接到在所述第一沟槽的所述第二区域的第一侧上的所述第二杂质区，其中所述第一沟槽的所述第二区域用所述第一绝缘材料填充。

17.根据权利要求16所述的方法，其中所述第一沟槽的所述第二区域的长度短于所述第一沟槽的所述第一区域的长度。

18.根据权利要求16所述的方法，其中所述第一线图案的宽度不同于所述第二线图案的宽度。

19.根据权利要求16所述的方法，其中所述第一绝缘材料包括硅氮化物。

20.根据权利要求16所述的方法，还包括在所述单元区中的第三杂质区，其中所述位线结构接触所述第三杂质区。