半导体装置的形成方法与流程

本发明实施例涉及半导体装置及其形成方法，尤其涉及一种具有高深宽比的间隙填充及其形成方法。

背景技术：

旋涂式(spin-on)介电质对于高深宽比结构(例如，至少10：1)具有特别的间隙填充性质。然而，对于大批量制造来说，旋涂式介电质的蚀刻速率可能较低。此外，旋涂式介电质在旋涂工艺期间可能会形成非期望的气穴(air-pockets)(孔隙)。

技术实现要素：

本发明实施例的目的在于提供一种半导体装置的形成方法，以解决上述问题。

根据一实施例，本公开实施例提供一种方法，包括形成多个图案化结构于一基板之上；形成一间隔物材料(spacermaterial)于图案化结构之上；设置一材料层于间隔物材料之上；形成一个或多个开口于材料层中以暴露一部分的间隔物材料；沉积一介电质于材料层之上以填充一个或多个开口；以及蚀刻介电质和材料层直到暴露出间隔物材料。

根据另一实施例，本公开实施例提供一种方法，包括形成多个图案化结构于一基板之上，其中每一个图案化结构具有一顶表面；形成一间隔物材料于图案化结构之上；设置一光刻胶层于间隔物材料之上；形成一开口于光刻胶层中以暴露一部分的间隔物材料；沉积一材料堆叠于开口中，所述材料堆叠包括一底层和一顶层；蚀刻材料堆叠和光刻胶层直到暴露出间隔物材料；以及移除图案化结构的顶表面之上和基板之上的间隔物材料。其中，沉积所述材料堆叠包括：共形地沉积底层于光刻胶层上；以及沉积顶层以填充开口。

又根据另一实施例，本公开实施例提供一种方法，包括形成多个图案化结构于一基板之上；形成一间隔物材料于图案化结构之上；设置一第一材料堆叠于间隔物材料之上，其中第一材料堆叠包括一光刻胶底层和一硬罩幕顶层，光刻胶底层覆盖间隔物材料；形成具有大于10比1的深宽比的开口于第一材料堆叠中以暴露一部分的间隔物材料；以及沉积一第二材料堆叠于第一材料堆叠之上以填充开口，第二材料堆叠包括一第二底层和一第二顶层，其中第二底层形成于光刻胶底层和硬罩幕顶层上，且其中第二顶层填充开口。

本发明实施例提供的半导体装置的形成方法的有益效果在于，具有改良的蚀刻速率，且具有最小化的孔隙或没有孔隙。

为让本公开实施例的上述和其他目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合所附附图，作详细说明如下。

附图说明

本公开最好配合附图及详细说明阅读以便了解。要强调的是，依照工业上的标准实施，各个特征并未按照比例绘制。事实上，为了清楚的讨论，可能任意的放大或缩小各个特征的尺寸。

图1为根据一些实施例显示形成于基板上的多个图案化结构之上的间隔物材料的等角视图(isometricview)。

图2为根据一些实施例显示间隔物材料之上具有开口的光刻胶层的等角视图。

图3为根据一些实施例显示光刻胶开口中的间隙填充介电材料的剖面图。

图4为根据一些实施例显示于第一回蚀刻工艺后位于间隔物材料之上的间隙填充介电材料的等角视图。

图5为根据一些实施例显示于第二回蚀刻工艺后位于间隔物材料之上的间隙填充介电材料的等角视图。

图6为根据一些实施例显示光刻胶开口中的介电质堆叠的剖面图。

图7为根据一些实施例显示于第一回蚀刻工艺后位于间隔物材料之上的介电质堆叠的等角视图。

图8为根据一些实施例显示于第二回蚀刻工艺后位于间隔物材料之上的介电质堆叠的等角视图。

图9为根据一些实施例显示描述经由低温工艺沉积于光刻胶结构中的一个或多个介电层的形成的示例工艺流程图。

附图标记如下：

100～(图案化)结构

110～图案化结构

115～间隔物材料

120～基板

200～(光刻胶)层

205～硬罩幕(层)

210～开口

215～线

300、610、620～介电层

600～介电层堆叠层

900～方法(制造过程)

910、920、930、940、950、960～操作

具体实施方式

以下公开实施例提供许多不同的实施方法或是例子来实行本公开实施例的不同特征。以下描述具体的元件及其排列的例子以简化本公开。当然这些仅是例子且不该以此限定本公开实施例的范围。例如，在描述中提及第一个元件形成于第二个元件之上时，其可能包括第一个元件与第二个元件直接接触的实施例，也可能包括两者之间有其他元件形成而没有直接接触的实施例。此外，在不同实施例中可能使用重复的标号及/或符号，这些重复仅为了简单清楚地叙述本公开实施例，不代表所讨论的不同实施例及/或结构之间有特定的关系。

此外，其中可能用到与空间相关的用词，像是“在…下方”、“下方”、“较低的”、“上方”、“较高的”及类似的用词，这些关系词系为了便于描述附图中一个(些)元件或特征与另一个(些)元件或特征之间的关系。这些空间关系词包括使用中或操作中的装置的不同方位以及附图中所描述的方位。装置可能被转向不同方位(旋转90度或其他方位)，则其中使用的空间相关形容词也可相同地照着解释。

此处所使用的用语“标称的(nominal)”代表在设计阶段期间对于元件或工艺操作中的特征或参数所设定的期望值或目标值，一并包括所述期望值以上及/或以下的数值范围。所述数值范围通常是由于制造过程或容许偏差(tolerances)的些微变异。除非另外定义，否则本公开实施例中使用的所有技术性用语和科学用语与本领域技术人员普遍理解的含义相同。

一些半导体制造操作需要在高深宽敝的光刻胶结构(例如，至少10：1)中沉积介电层。然而，由于介电层可直接沉积于光刻胶上，需要低温工艺(例如，300℃以下)以避免损害光刻胶。经损害的光刻胶会遭受到图案失真例如像是收缩、不经意放大的特征、线边缘的粗糙度、及厚度不均匀性的困扰。旋涂性介电质(spin-ondielectrics；sods)可用于减轻这些图案失真。然而，sods具有许多缺点。例如，sods显示出低的蚀刻速率，这对于大批量制造来说会是个问题。此外，sods在旋涂工艺期间可能会形成非期望和随机的气孔(气隙或孔隙)。随机的气孔会在后续的工艺期间成为可靠性问题，因此为非期望的。

为了解决介电层沉积中的上述缺点，此处描述的实施例是关于可经由低温共形的沉积工艺沉积的介电膜或介电质堆叠。如果下方的材料(例如，光刻胶)对氧损害敏感，则介电膜可以由无氧反应物沉积。如此一来，这些介电膜提供了可填充高深宽比结构(例如，大于20：1)的经改良的间隙填充特性。而且，这些介电膜可直接沉积于光刻胶层上，而对光刻胶材料的损害最小化或没有损害。结果，经沉积的介电膜具有改良的蚀刻速率，且具有最小化的孔隙或没有孔隙。

图1为根据一些实施例显示一示例性结构100的等角视图。示例性结构100包括基板120上的图案化结构110。图案化结构110可由硅(例如，非晶形或结晶形)、介电质(例如，氮化物、氧化物、或碳化物)、金属或前述的任何组合构成。在一些实施例中，图案化结构110可被毯状(blanket)间隔物材料115覆盖。毯状间隔物材料115可例如为氧化钛(tiox)膜。在一些实施例中，基板120可为包括部分制造的晶圆，其包括前端线(frontendoftheline；feol)层、中端线(middleoftheline；mol)层、及/或一部分的后端线(backendoftheline；beol)内连线层，其中形成有金属垂直内连线存取线(via)及平行线路。在一些实施例中，基板120可为裸半导体块状晶圆、半导体上绝缘(soi)晶圆的顶层或包括前述所形成的层(feol、mol及/或beol)的部分制造的半导体晶圆。作为例子而非用以限制，基板120可由硅、其他元素半导体、合金半导体或前述的组合构成。在一些实施例中，基板120可为非半导体基板，例如像是石英。

图2为根据一些实施例显示一示例性结构100的等角视图，所述示例性结构100具有沉积于间隔物材料上的层200，层200中具有高深宽比开口210(例如，大于10：1)。在一些实施例中，层200可为光刻胶层、介电层、金属层或半导体层。为达示例的目的，将在上下文中将层200描述为一光刻胶层。可使用具有高深宽比开口的其他材料层，例如像是介电质、金属及半导体。这些其他的材料层落在本公开实施例的发明精神和范围内。

在图2中，将光刻胶层200旋涂在图案化结构110之上。旋涂工艺可包括四个步骤：(i)分配(dispense)、(ii)起旋(spin-up)、(iii)旋离(spin-off)、(iv)溶剂蒸发。在分配步骤期间，在晶圆静止或旋转的同时，将光刻胶剂(resist)分配在晶圆上。在起旋步骤中，可以旋转晶圆以将光刻胶剂散布在晶圆表面上。在旋离步骤期间，将剩余的光刻胶材料移除以在晶圆表面之上获得均匀或接近均匀的光刻胶剂膜。最后，在溶剂蒸发步骤期间，晶圆持续旋转直到来自光刻胶的溶剂蒸发且光刻胶膜几乎干燥为止。在光刻胶应用之后，晶圆经过一退火步骤(也称为“软烘”或“预烘烤”)。预烘烤的目的是将任何残留的溶剂从涂布的光刻胶移除，增进光刻胶的附着力，并减轻在旋涂工艺期间发生的光刻胶的应力。

光刻胶层200是一种当暴露于紫外(uv)光或极紫外(euv)光时，在显影剂溶液中历经溶解度变化的化合物。半导体制造中，光刻胶层200的目的是帮助将罩幕图案转移到晶圆，并由此在后续工艺(例如，蚀刻或离子植入)期间保护下方材料的部分。光刻胶层200可例如为对氧工艺敏感的有机化合物。举例来说，光刻胶层200不能经受氧基(oxygen-based)等离子体处理或氧热处理。具体而言，氧暴露会导致光刻胶图案的变形，例如像是收缩、不经意放大的特征、线边缘粗糙度(线边缘的定义差)及/或厚度损失。

在一些实施例中，光刻胶层200可以具有介于100至300nm之间的厚度。在一些实施例中，硬罩幕205可覆盖光刻胶层200，硬罩幕205的厚度范围介于约20至约40nm之间。在一些实施例中，硬罩幕205可为包括硅、氧及/或碳的层。前述的厚度范围仅为示例而非用于限制本公开实施例。可根据一规定的设计布局将光刻胶层200图案化，使得可以形成开口210以暴露至少一个图案化结构110和一部分的基板120。

举例来说，根据光罩(reticle)中的图案，可将光刻胶的不同区域暴露于uv或euv光来图案化光刻胶层200。可应用曝光后烘烤以引发光刻胶层200中的化学反应。化学反应可以改变光刻胶层200的曝光区域的溶解度。对于负型光刻胶，曝光区域经交联(硬化)并且变得不可溶于显影剂溶液中。对于正型光刻胶，未曝光区域经交联(硬化)并且变得不可溶于显影剂溶液中。换句话说，对于负型光刻胶来说，曝光区域不会被移除。而对于正型光刻胶来说，曝光区域被移除。然而，由于其改良的线宽解析度，正型光刻胶可用于次微米的半导体制造中。

在光刻胶曝光操作之后，光刻胶层200被显影。在显影步骤期间，光刻胶层200暴露于显影剂溶液，其溶解光刻胶层200中的非交联区域。根据光刻胶类型(即负型或正型)，光刻胶层200中的非溶解区域可为曝光或非曝光区域。在显影步骤之后，以去离子水(di)冲洗晶圆并干燥。进行显影后热烘烤(也称为“硬烘烤”)以蒸发任何残留的溶剂以硬化光刻胶层200。正型和负型光刻胶的标称(nominal)硬烘烤温度可分别为约130℃和150℃。

根据一些实施例，形成于图案化光刻胶层200中的开口210可暴露出位于一个或多个图案化结构110之上的一部分毯状间隔物材料115和基板120之上的一部分毯状间隔物材料115。在一些实施例中，类似于开口210的多个开口可横过(across)光刻胶层200而形成。在一些实施例中，开口210可以具有大约10：1的深宽比。深宽比被定义为开口的深度与宽度之间的比率。举例来说，开口210可以具有大约150nm的深度和大约15nm的底部宽度。在一些实施例中，开口210可以具有大于约20：1的深宽比。

图3为沿着图2的线215的剖面图。在一些实施例中，可将介电层300沉积于光刻胶层200和硬罩幕205之上以填充开口210。在一些实施例中，可以利用低温等离子体增强原子层沉积(low-temperatureplasma-enhancedatomiclayerdeposition；peald)工艺或等离子体增强化学气相沉积

(plasma-enhancedchemicalvapordeposition；pecvd)工艺来沉积介电层300。peald和pecvd工艺可为共形的，且因此可以在具有垂直侧壁的结构中以最小化空隙或没有空隙的方式沉积介电层300，且不回流(re-entrant)至顶部开口。在一些实施例中，沉积期间的工艺温度可以低于300℃，工艺压力的范围可以从0.5到30托，且射频(rf)功率的范围可以从5到1000瓦。作为示例而非限制，在较高rf功率设定下，介电层300可以变得更加致密且更耐蚀刻，并且可以表现出较低的生长速率。

在沉积期间(例如，通过pecvd或peald)，取决于等离子体反应器构造，等离子体可为直接的或间接的(远程的)。在直接等离子体构造中，晶圆直接暴露于等离子体放电，其中活性物质具有高能量。在远程等离子体构造中，晶圆不在等离子体的最高能量活性物质的直接路径中，因此晶圆经受具有较低能量的物质。远程等离子体可用于可能对等离子体中的一些或全部成分敏感的材料。

在一些实施例中，介电层300填充开口210并覆盖光刻胶层200和硬罩幕层205。作为示例而非限制，介电层300的厚度最高可达约500nm。

在一些实施例中，介电层300的前驱物可为三(二甲基氨基)硅烷(tris(dimethylamino)silane；3dmas)、四(二甲基氨基)钛(tetrakis(dimethylamino)titanium；tdmat)、双(叔丁基氨基)硅烷(bis(tertiary-butyl-amino)silane；btbas)或双(二乙基氨基)硅烷(bis(diethylamino)silane；bdeas)。在一些实施例中，在沉积工艺期间可以使用氩等离子体、氮等离子体或氮基等离子体(例如氨(nh3))来解离前驱物。在一些实施例中，如果层200不是光刻胶层或氧敏感层，则可以在沉积工艺期间使用氧等离子体或二氧化碳等离子体来解离前驱物。在一些实施例中，等离子体增强工艺(plasma-enhancedprocess)相较于其热对应物(thermalcounterparts)可以具有较低的沉积温度(较低的热预算)，因为等离子体可提供前驱物离解所需的额外“能量”。结果，如果使用相同的反应物，则类似的热处理可能必须在较高的温度下操作。例如，热处理可以在大约300℃或更高的沉积温度下操作。

在一些实施例中，全部位于间隔物材料115上方的介电层300、光刻胶层200和硬罩幕层205可以通过回蚀刻工艺而移除。回蚀刻工艺可以使用对介电层300、光刻胶层200和硬罩幕层205表现出相同选择性的蚀刻化学物质。换句话说，在回蚀刻工艺中需要以相同的速率蚀刻介电层300、光刻胶层200和硬罩幕205。在一些实施例中，回蚀刻工艺具有物理和化学蚀刻成分。作为示例而非限制，蚀刻化学物质可包括像是四氟甲烷(cf4)或三氟甲烷(chf3)的气体和像是ar的惰性气体。在一些实施例中，取决于回蚀刻工艺条件和介电层300的元素浓度，介电层300的蚀刻速率可以在约至约(例如，)的范围内。在一些实施例中，回蚀刻工艺可以停止在间隔物材料115上(例如，当间隔物材料115被蚀刻化学物质暴露时)。可以利用对光刻胶层200有选择性的湿法清洗或干蚀刻工艺来剥离(移除)在间隔物材料115上和图案化结构110之间任何剩余的光刻胶。图4为根据一些实施例显示于一回蚀刻工艺及湿式清洗或干蚀刻操作完成后的图案化结构110和间隔物材料115。

在一些实施例中，第二回蚀刻工艺可以从水平表面移除间隔物材料115，直到暴露出图案化结构110的顶表面和基板120的顶表面。在一些实施例中，在图案化结构110的垂直表面上的间隔物材料115未被蚀刻，如图5所示。

在一些实施例中，介电层300可为包括两层或更多层的堆叠。作为示例而非限制，介电质堆叠层可包括：(i)沉积在光刻胶层200和硬罩幕层205之上的薄底层(例如，最厚大约6nm)并共形地覆盖光刻胶开口内部的暴露表面；以及(ii)沉积在底层之上以填充光刻胶层200中的开口的较厚顶层(例如，最厚大约500nm)。在一些实施例中，顶层被认为是间隙填充层。

图6显示出了介电质堆叠层600的堆叠结构。介电层610是介电质堆叠层600的底层，而介电层620是介电质堆叠层600的顶(或间隙填充)层。在一些实施例中，如果介电层620的沉积涉及反应气体或包含氧的等离子体，则介电层610可以提供防止光刻胶损伤的保护。比起较薄的介电层，较厚的底部介电层610可以提供更好的光刻胶保护。在一些实施例中，底部介电层610最高可达大约6nm厚以提供足够的光刻胶保护以防止氧损伤。如前所述，氧损伤光刻胶可能遭受图案变形，例如像是收缩、不经意放大的特征、线边缘粗糙度和厚度损失。

就沉积工艺中使用的反应气体和沉积的介电材料而言，“介电质堆叠”方法为介电层620提供了进一步的工艺灵活性。这是因为使用底部介电层610作为保护层使介电层620不起保护层的作用；因此，反应气体的选择可以扩展到包括氧基(oxygen-basesd)气体。如此，相较于底部介电层610，介电层620可包含更大浓度的氧。

在一些实施例中，可以利用与图3的介电层300类似的低温peald工艺或者低温pecvd工艺来沉积介电层610。如前所述，等离子体增强工艺相较于其热对应物通常具有较低的沉积温度，因为等离子体可提供前驱物离解所需的额外“能量”。如果使用相同的反应物，则相似的热处理将必须在更高的温度下操作。

在一些实施例中，介电层610的前驱物可为3dmas、tdmat、btbas、或bdeas。在一些实施例中，在沉积工艺期间可以使用氩等离子体、氮等离子体或基于氮(nitrogen-based)的等离子体(例如nh3)来解离上述的前驱物。在一些实施例中，如果层200不是光刻胶层或氧敏感层，则可以在沉积工艺期间使用氧等离子体或二氧化碳等离子体来解离前驱物。在一些实施例中，沉积期间的工艺温度可以低于300℃，工艺压力可介于0.5到30托之间，且射频(rf)功率的范围可以从5到1000瓦。在较高rf功率设定下，介电层610可变得更致密且更耐蚀刻，并且可呈现较低的生长速率。如前所述，介电层610的厚度可例如为：最厚达6nm。

在一些实施例中，介电层620的前驱物可为3dmas、tdmat、btbas、或bdeas。然而，用于解离前述前驱物的反应气体可以含有氧，因为下方介电层610已经被配置为保护光刻胶层200免于受到氧损伤。例如，在介电层620的沉积期间可用于产生等离子体的反应气体包括氧气、二氧化碳和一氧化二氮等等。在一些实施例中，取决于所使用的前驱物和工艺条件，介电层620可为可包含碳、氮、钛或前述任何组合的基于氧化硅(silicon-based)的材料。作为示例而非限制，可以利用低温peald工艺或低温pecvd工艺来沉积介电层620。

或者，可以使用上述含氧反应气体(例如，二氧化碳和一氧化二氮)的热(例如，非等离子体)ald或cvd工艺来沉积介电层620。在一些实施例中，等离子体增强和热处理两者都可以具有低于300℃的沉积温度和在0.5到30托范围内的处理压力。如果沉积涉及等离子体，则rf功率的范围可从约5到约1000瓦。类似于介电层300和610，在较高rf功率的设定下，介电层620可变得更加致密且更耐蚀刻，并且可呈现较低的生长速率。

如前所述，等离子体增强工艺相较于其热对应物通常具有较低的沉积温度，因为等离子体可提供前驱物离解所需的额外“能量”。如果使用相同的反应物，则类似的热处理将必须在较高的温度下操作。例如，与其等离子体增强等效物(plasma-enhancedequivalent)相比，热处理可能需要在约300℃进行操作。

在一些实施例中，可以利用回蚀刻工艺移除位于间隔物材料115之上的介电质堆叠层600和光刻胶层200。回蚀刻工艺可以使用对介电层610和620以及光刻胶层200和硬罩幕层205表现出相同的选择性的蚀刻化学物质。换句话说，在回蚀刻工艺期间，需要以相同的速率蚀刻介电层和光刻胶层。在一些实施例中，回蚀刻工艺具有物理和化学蚀刻成分。作为示例而非限制，蚀刻化学物质可包括像是四氟甲烷或三氟甲烷的气体和像是ar的惰性气体。在一些实施例中，介电层300的蚀刻速率可约为然而，取决于回蚀刻工艺条件和介电层610和620的元素浓度，其范围可以从5到在一些实施例中，回蚀刻工艺可以停止在间隔物材料115上(例如，当间隔物材料115经由蚀刻化学物质而暴露)。可以利用对光刻胶层200具有选择性的湿式清洁工艺或干蚀刻工艺来剥离(移除)在图案化结构110之间的间隔物材料115上的任何剩余的光刻胶。图7根据一些实施例显示在回蚀刻工艺和湿式清洁或干蚀刻操作后的图案化结构110和间隔物材料115。

在一些实施例中，参考图8，第二回蚀刻工艺可以从水平表面移除间隔物材料115，直到暴露出图案化结构110的顶表面和基板120的顶表面。在一些实施例中，在图案化结构110的垂直表面上的间隔物材料115未被蚀刻。

图9是填充高深宽比开口的方法900的流程图(之后称为方法900)。方法900描述在光刻胶层结构中利用低温工艺沉积的介电层的形成。其他制造操作可在方法900中实施且为了清楚起见而被省略。介电层的形成可不限于示例性制造过程900。

示例性制造过程900从操作910开始，可在基板上形成多个图案化结构。图案化结构可由硅(例如，非晶形或结晶形)、介电质(例如，氮化物、氧化物、或碳化物)、金属或任何前述的组合构成。根据一些实施例，图案化结构具有侧壁和顶表面。在一些实施例中，间隔物材料可以位于图案化结构之上。作为示例而非限制，间隔物材料可由氧化钛构成。基板可为包括其中形成有金属导孔(vias)和导线的feol层、mol层以及一部分的beol内连线层的部分制造的晶圆。在一些实施例中，基板可为裸半导体晶圆、绝缘体上半导体(soi)晶圆。作为示例而非限制，基板可由硅、另一种元素半导体、合金半导体或前述的组合构成。或者，基板可为非半导体，例如石英。图1的结构100是由操作910产生的具有基板120、图案化结构110以及间隔物材料115的示例性结构。

在操作920中，将材料层(例如，图2的层200)设置在间隔物材料115之上。在一些实施例中，层200可为光刻胶、介电质、金属或半导体。为达示例的目的，将在上下文中将层200描述为一光刻胶层。可使用具有高深宽比开口的其他材料层，例如介电质、金属和半导体。这些其他的材料层落在本公开的发明精神和范围内。参照图2，光刻胶层200可为容易受到包含氧气作为反应气体或等离子体形式的后续工艺损害的有机化合物。在一些实施例中，光刻胶层200可被具有厚度可以在20到40nm范围内的薄硬罩幕层205所覆盖。在一些实施例中，硬罩幕层205可包含例如硅、氧和碳。

在操作930中，在光刻胶层中形成至少一个开口以暴露出位于多个图案化结构110和基板120之上的一部分间隔物材料115。参照图2，图案化光刻胶层200，且可形成开口210以暴露出位于图案化结构110和基板120之上的部分间隔物材料115。可能有多于两个类似于开口210的开口横跨光刻胶层200。例如，根据光罩图案，可以通过将区域暴露于uv或euv光来图案化光刻胶层200的不同区域。可以实施曝光后烘烤以引发光刻胶中的化学反应来改变光刻胶曝光区域的溶解度。对于负型光刻胶，曝光区域经交联(硬化)并且变得不可溶于显影剂溶液中。对于正型光刻胶，未曝光区域经交联(硬化)并且变得不可溶于显影剂溶液中。因此，对于负型光刻胶，曝光区域不会被移除。而对于正型光刻胶，曝光区域被移除。根据一些实施例，光刻胶层200可为正型或负型光刻胶。

曝光之后，光刻胶层被显影。在显影步骤期间，光刻胶层暴露于显影剂溶液，其溶解光刻胶的非交联区域。在暴露于显影剂溶液之后，用去离子水(di)冲洗晶圆并干燥。进行显影后热烘(硬烘烤)以蒸发任何残留的溶剂并硬化光刻胶层。正型和负型光刻胶的标称(nominal)硬烘烤温度可分别为约130℃和150℃。

在一些实施例中，在晶圆的不同区域中可能有类似于开口210的多个开口。在一些实施例中，类似于开口210的开口可以具有约10：1的深宽比。这意味着开口可以具有大约150nm的深度和大约15nm的底部宽度。在一些实施例中，类似于开口210的开口可以具有大于10：1(例如，20：1)的深宽比。深宽比被定义为开口的深度与宽度之间的比率。

在操作940中，将材料(例如图3的介电层300)沉积在光刻胶层上以填充至少一个开口。沉积工艺在低温下进行。参考图3，将介电层300沉积在光刻胶层200和硬罩幕205之上以填充开口210。作为示例而非限制，介电层300的厚度最高可达大约500nm。在一些实施例中，可以利用低温peald或低温pecvd工艺来沉积介电层300。在一些实施例中，沉积期间的工艺温度可以低于300℃，压力可以在0.5到30托的范围内，并且射频(rf)功率的范围可以从约5到约1000瓦。在较高的rf功率设定下，介电层300可变得更加致密且更耐蚀刻，饼且可呈现较低的生长速率。根据一些实施例，取决于等离子体反应器构造，等离子体可为直接的或远程的。

如上所述，等离子体增强工艺相较于其热对应物具有较低的沉积温度，因为等离子体可提供前驱物离解所需的额外“能量”。如果使用相同的反应物，则类似的热处理将必须在较高的温度下操作。

或者，可在开口210中沉积介电质堆叠。例如，参照图6，介电质堆叠层600可包括一底部介电层610和一顶(或间隙填充)层介电质620。在一些实施例中，如果介电层620的沉积涉及反应气体或包含氧的等离子体，则介电层610可以提供防止光刻胶损伤的保护。比起较薄的介电层，较厚的底部介电层610可以提供更好的光刻胶保护。在一些实施例中，底部介电层610最厚可达大约6nm厚以提供足够的光刻胶保护以防止氧损伤。

就沉积工艺中所使用的反应气体和所沉积的介电材料而言，上述“介电质堆叠”方法为介电层620提供进一步的工艺灵活性。如此，介电层620可以包含氧。

在一些实施例中，可以与图3的介电层300类似的利用低温peald工艺或者低温pecvd工艺来沉积介电层610。如前所述，等离子体增强工艺相较于其热对应物通常具有较低的沉积温度，因为等离子体可提供前驱物离解所需的额外“能量”。如果使用相同的反应物，则相似的热处理将必须在更高的温度下操作。

在一些实施例中，介电层610的前驱物可为3dmas、tdmat、btbas、或bdeas。在一些实施例中，在沉积工艺期间可使用氩等离子体、氮等离子体、或基于氮(nitrogen-based)的等离子体(例如nh3)来解离上述前驱物。在一些实施例中，如果层200不是光刻胶层或氧敏感层，则可以在沉积工艺期间使用氧等离子体或二氧化碳等离子体来解离前驱物。在一些实施例中，沉积期间的工艺温度可以低于300℃，工艺压力可以在0.5到30托的范围内，射频(rf)功率的范围可以从5到1000瓦。在较高rf功率设定下，介电层610可变得更加致密且更耐蚀刻，且可呈现较低的生长速率。如前所述，介电层610的厚度可为例如最厚达6nm。

在一些实施例中，介电层620的前驱物可为3dmas、tdmat、btbas、或bdeas。然而，用于解离前述前驱物的反应气体可以含有氧，因为下方介电层610已经被配置为保护光刻胶层200免于受到氧损伤。例如，在介电层620的沉积工艺中可用于产生等离子体的反应气体包括氧气、二氧化碳、和一氧化二氮等等。在一些实施例中，取决于所使用的前驱物和工艺条件，介电层620可为可包含碳、氮、钛或任何前述组合的基于氧化硅(silicon-based)的材料。作为示例而非限制，可以利用低温peald工艺或低温pecvd工艺来沉积介电层620。

或者，可以使用上述含氧反应气体(例如，二氧化碳和一氧化二氮)的热(例如，非等离子体)ald或cvd工艺来沉积介电层620。在一些实施例中，等离子体增强和热处理都可以具有低于约300℃的沉积温度和在0.5到30托范围内的工艺压力。如果沉积涉及等离子体，则rf功率可以在约5到约1000瓦的范围内。类似于介电层300和610，在较高rf功率的设定下，介电层620可变得更加致密且更耐蚀刻，并且可呈现较低的生长速率。

在操作950中，将间隔物材料上方的材料蚀刻掉。参考图3，移除间隔物材料115上方的介电层300、光刻胶层200和硬罩幕205。例如，可以通过回蚀刻工艺完成移除，其中介电层300、光刻胶层200和硬罩幕205同时被移除。因此，回蚀刻选择性对于要移除的材料应该要相同。作为示例而非限制，蚀刻化学物质可包括像是cf4或chf3的气体以及像是ar的惰性气体。在一些实施例中，取决于回蚀刻工艺条件，介电层300的蚀刻速率可以具有从约到约的范围(例如，约)。在一些实施例中，回蚀刻工艺可以停止在间隔物材料115上(例如，当间隔物材料115经由蚀刻化学物质而暴露时)。

在操作960中，可以移除任何剩余的光刻胶。例如，参考图4和图7，可以利用对光刻胶层200具有选择性的湿式清洁工艺或干蚀刻工艺来剥离(移除)图案化结构110之间的间隔物材料115之上的光刻胶层200。在一些实施例中，第二回蚀刻工艺可以移除在图案化结构110和基板120的水平表面之上的间隔物材料115。图5和图8根据一些实施例显示出了在完成回蚀刻工艺和湿式清洁或干蚀刻工艺之后的图案化结构110和间隔物材料115。

本公开系关于可以沉积在光刻胶层上而不损坏光刻胶材料并且可以填充深宽比特征大于10：1的的介电膜或膜堆叠。根据一些实施例，可在工艺压力范围介于0.5到30托之间的情况下以共形的低温(例如，低于300℃)等离子体增强或热沉积工艺来沉积这种介电膜或膜堆叠。此外，取决于回蚀刻工艺条件，可以通过使用例如cf4、chf3和惰性气体的混合物的回蚀刻工艺来移除介电膜，所述回蚀刻工艺具有良好的蚀刻选择性和可接受的蚀刻速率从5到(例如，约)。

根据一些实施例，介电膜可以包括：(i)以压力范围在0.5到30托之间的共形的低温(例如，低于300℃)等离子体增强沉积工艺而直接沉积在光刻胶层上的薄底部介电层(例如，最厚达6nm)；和(ii)以工艺压力范围介于0.5到30托之间的低温(例如，低于300℃)共形的等离子体增强或热沉积而沉积在第一介电层之上的较厚的顶部间隙填充介电层(例如，最厚达500nm)。

就所使用的反应气体和所沉积的介电材料而言，“介电质堆叠”方法为间隙填充介电层提供进一步的工艺灵活性。这是因为使用底部介电层作为保护层使顶部间隙填充介电层不起作用，并且反应气体的选择可以扩展到包括氧基(oxygen-based)气体。如此，相较于底部介电层，间隙填充介电层可包含更大的氧浓度。

此外，使用等离子体增强工艺可为有利的，因为与热处理相比，它降低了所需的沉积温度。等离子体可提供前驱物解离所需的额外“能量”。如果使用相同的反应物，则相似的热处理将必须在较高的温度下(例如，接近或高于300℃)操作。在一些实施例中，可以利用对介电层和光刻胶层具有相似蚀刻速率的合适的回蚀刻工艺来移除介电质堆叠。作为示例而非限制，回蚀刻化学物质可包括像是cf4或chf3的气体以及像是ar的惰性气体。在一些实施例中，取决于回蚀刻工艺条件，介电层的蚀刻速率可以具有从5到(例如，)的范围。

在一些实施例中，一种方法包括形成在一基板之上的多个图案化结构和形成在多个图案化结构之上的一间隔物材料。将材料层设置在间隔物材料上，其中一个或多个开口形成在材料层中以暴露一部分的间隔物材料。将介电质沉积在材料层之上以填充一个或多个开口。此外，蚀刻介电质和材料层直到暴露出间隔物材料。

在一些实施例中，所述方法还包括移除多个图案化结构的一顶表面之上的间隔物材料。

在一些实施例中，其中沉积介电质包括以一等离子体增强化学气相沉积(pecvd)或一等离子体增强原子层沉积(peald)工艺来沉积介电质。

在一些实施例中，其中pecvd或peald工艺使用三(二甲基氨基)硅烷(tris(dimethylamino)silane；3dmas)、四(二甲基氨基)钛(tetrakis(dimethylamino)titanium；tdmat)、双(叔丁基氨基)硅烷(bis(tertiary-butyl-amino)silane；btbas)或双(二乙基氨基)硅烷(bis(diethylamino)silane；bdeas)前驱物以及氧、二氧化碳、氩、氮或氮基(nitrogen-based)等离子体。

在一些实施例中，其中pecvd或peald工艺包括低于300℃的一工艺温度。

在一些实施例中，其中材料层包括光刻胶、介电质、金属或半导体，而且一个或多个开口具有大于10比1的深宽比。

在一些实施例中，一种方法包括形成在一基板之上的多个图案化结构，其中每一个图案化结构都具有一顶表面。间隔物材料形成在图案化结构之上，并且光刻胶层设置在间隔物材料之上。在光刻胶层中形成一开口以暴露一部分的间隔物材料，并且在开口中沉积材料堆叠。材料堆叠包括一底层和一顶层，其中沉积材料堆叠包括共形地沉积底层于光刻胶层上；以及沉积顶层以填充开口。蚀刻材料堆叠和光刻胶层直到暴露出间隔物材料。此外，移除多个图案化结构的顶表面之上和基板之上的间隔物材料。

在一些实施例中，其中沉积所述底层包括以三(二甲基氨基)硅烷(3dmas)、四(二甲基氨基)钛(tdmat)、双(叔丁基氨基)硅烷(btbas)、或双(二乙基氨基)硅烷(bdeas)前驱物以及氩、氮或氮基(nitrogen-based)等离子体来沉积所述底层。

在一些实施例中，其中沉积所述顶层包括以三(二甲基氨基)硅烷(3dmas)、四(二甲基氨基)钛(tdmat)、双(叔丁基氨基)硅烷(btbas)、或双(二乙基氨基)硅烷(bdeas)前驱物；以及氧、二氧化碳或一氧化二氮反应气体或等离子体来沉积所述顶层。

在一些实施例中，其中沉积所述底层和顶层包括以一等离子体增强化学气相沉积(pecvd)工艺或一等离子体增强原子层沉积(peald)工艺来沉积所述底层和顶层。

在一些实施例中，其中沉积所述顶层包括以一热化学气相沉积(cvd)工艺或一热原子层沉积(ald)工艺来沉积所述顶层。

在一些实施例中，其中沉积所述底层和顶层包括在低于300℃的温度来沉积所述底层和顶层。

在一些实施例中，一种方法包括形成在一基板之上的多个图案化结构以及形成在多个图案化结构之上的间隔物材料。第一材料堆叠设置在间隔物材料之上，其中第一材料堆叠包括覆盖间隔物材料的一光刻胶底层以及一硬罩幕顶层。在第一材料堆叠中形成具有深宽比大于10比1的开口以暴露一部分的间隔物材料。将第二材料堆叠沉积在第一材料堆叠上以填充开口。第二材料堆叠包括形成在光刻胶底层和硬罩幕顶层上的一第二底层以及填充开口的一第二顶层。

在一些实施例中，所述方法还包括同时移除第一材料堆叠和第二材料堆叠，直到暴露出间隔物材料；以及移除多个图案化结构的一顶表面之上和基板之上的间隔物材料。

在一些实施例中，其中沉积所述第二材料堆叠包括以三(二甲基氨基)硅烷(3dmas)、四(二甲基氨基)钛(tdmat)、双(叔丁基氨基)硅烷(btbas)或双(二乙基氨基)硅烷(bdeas)前驱物以及氩、氮或氮基等离子体来沉积所述第二底层。

在一些实施例中，其中沉积所述第二材料堆叠包括以三(二甲基氨基)硅烷(3dmas)、四(二甲基氨基)钛(tdmat)、双(叔丁基氨基)硅烷(btbas)、或双(二乙基氨基)硅烷(bdeas)前驱物以及氧、二氧化碳或一氧化二氮反应气体或等离子体来沉积所述第二顶层。

在一些实施例中，其中沉积所述第二材料堆叠包括以一等离子体增强化学气相沉积(pecvd)工艺或一等离子体增强原子层沉积(peald)工艺来沉积所述第二底层。

在一些实施例中，其中pecvd或peald工艺包括低于300℃的一沉积温度。

在一些实施例中，其中沉积所述第二材料堆叠包括以一热化学气相沉积(cvd)工艺或一原子层沉积(ald)工艺来沉积所述第二顶层。

在一些实施例中，其中沉积所述第二材料堆叠包括以一等离子体增强化学气相沉积(pecvd)工艺或一等离子体增强原子层沉积(peald)工艺来沉积所述第二顶层，其中pecvd或peald工艺包括在低于300℃的一沉积温度。

前述内文概述了许多实施例的特征，以使本领域技术人员可以从各个方面更佳地了解本公开实施例。本领域技术人员应可理解，且可轻易地以本公开实施例为基础来设计或修饰其他工艺及结构，并以此达到相同的目的及/或达到与在此介绍的实施例等相同的优点。本领域技术人员也应了解这些相等的结构并未背离本公开实施例的发明精神与范围。在不背离本公开实施例的发明精神与范围的前提下，可对本公开实施例进行各种改变、置换或修改。

虽然本公开以多个较佳实施例公开如上，然其并非用以限定本公开实施例，本领域技术人员在不脱离本公开实施例的精神和范围内，当可作任意的更动与润饰，因此本公开实施例的保护范围当视后附的权利要求书所界定为准。