本发明涉及半导体存储器及其制造技术领域，具体涉及一种三维堆叠结构的单晶薄膜忆阻交叉阵列制备方法。
背景技术：
忆阻器是一种非易失性存储器，在外加电压的作用下，忆阻器的电阻值能够发生相应的变化，且在撤销外加电压之后，忆阻器的电阻值能够保持电压撤销之前的状态。忆阻器通常制备在基板材料上，其基本结构从上到下依次为上电极、忆阻薄膜、下电极、基板。多个忆阻器能够构成忆阻交叉阵列，可应用于高密度非易失性存储器。
目前常用的忆阻薄膜材料主要为氧化物，采用物理气相沉积或化学气相沉积技术生长在具有金属下电极的基板材料上。忆阻交叉阵列结构的制备则需要对上电极、忆阻薄膜、下电极进行图形化，通常的步骤为：在基板上生长下电极，并对下电极图形化，形成多个平行的条形下电极；在下电极上生长忆阻薄膜材料；在忆阻薄膜材料上生长上电极，并对上电极图形化，形成多个平行的条形上电极，条形的上电极与下电极形成一定的角度，通常为90°，则上电极与下电极相互重叠的区域就是忆阻器单元；对忆阻薄膜进行刻蚀，去除忆阻器单元以外的忆阻薄膜材料。
采用上述方法制备忆阻交叉阵列的过程中，氧化物忆阻薄膜材料生长在图形化的下电极上。下电极材料通常为金属材料，受晶格失配的影响，生长的忆阻薄膜为多晶氧化物薄膜。多晶氧化物薄膜中晶界与晶粒共存，且晶界与晶粒的电阻率存在显著差异，造成忆阻阵列中各忆阻器单元电学性质的一致性差。采用上述方法制备忆阻阵列的过程中，上电极制备完毕之后需要对忆阻薄膜进行刻蚀，否则相邻忆阻器单元易产生串扰，但由于忆阻氧化物薄膜材料的种类较多，不同材料的刻蚀工艺存在显著差异，因此需要针对所采用的忆阻薄膜材料开发特定的刻蚀工艺，工艺通用性差。采用上述方法制备三维堆叠结构的多层忆阻阵列，需要在每一层忆阻阵列制备完毕之后，覆盖生长一层钝化层，例如sio2、si3n4等。由于忆阻阵列的电极和忆阻薄膜均进行了图形化处理，因此所生长的钝化层具有较大的表面起伏。而下一层忆阻阵列的下电极制备在钝化层上，为保证下一层忆阻阵列电极和忆阻薄膜的生长质量，需要对钝化层进行化学机械抛光，为下一层忆阻阵列电极和忆阻薄膜的生长提供良好的表面平整度。但抛光过程容易产生较大的内应力，对忆阻阵列造成破坏，且工艺复杂。
采用离子注入剥离法能够转移制备高质量单晶氧化物忆阻薄膜。由于单晶氧化物薄膜不含晶界，薄膜质量和均匀性远优于多晶薄膜，基于单晶氧化物薄膜材料的忆阻器呈现出良好的一致性与可控性。x.q.pan等人2016年在appliedphysicsletters，108卷3期，p032904的“rectifyingfilamentaryresistiveswitchinginion-exfoliatedlinbo3thinfilms”中报道了单晶linbo3薄膜具有的良好忆阻特性，薄膜采用离子注入剥离法制备，并利用sio2亲水性键合的方式实现了linbo3薄膜到linbo3基板材料的转移。但由于亲水性键合对sio2键合层的表面平整度要求很高，因此该文献中忆阻器单元的下电极并未进行图形化处理，否则在下电极上生长的sio2键合层会具有明显的起伏，无法完成亲水性键合。因此，采用亲水性键合的方式进行单晶薄膜的转移，并不适用于带有图形化下电极的忆阻交叉阵列制备。2016年中国科学院上海微系统与信息技术研究所申请的专利cn105895801a(利用离子注入剥离技术制备单晶氧化物阻变存储器的方法)提出了采用离子注入剥离法制备单晶氧化物阻变存储器的方法，但是该专利并未涉及如何制备单晶薄膜忆阻阵列方法，特别是如何在具有图形化的下电极上键合转移单晶薄膜的方法。因为下电极难以图形化，因此采用该专利提出的方法，无法制备三维结构的单晶忆阻交叉阵列结构。
技术实现要素：
针对上述存在问题或不足，为解决现有三维堆叠结构的单晶薄膜忆阻交叉阵列制备时工艺难度高和工艺复杂的技术问题，本发明提供了一种三维堆叠结构的单晶薄膜忆阻交叉阵列制备方法。本发明通过采用离子注入剥离法制备，多层忆阻阵列之间采用聚合物作为键合层，省去对钝化层的表面化学机械抛光工艺步骤，忆阻器单元进行局部离子注入掺杂，避免对忆阻薄膜的刻蚀，简化工艺开发流程。
本发明所采用的技术方案为：
步骤1、对单晶氧化物晶圆进行离子注入(离子种类h+或he+)，注入能量为150-285kev，注入剂量为2×1016～6×1016ions/cm2，注入离子在单晶晶圆表面以下预设深度产生离子聚集层，聚集层深度为200-900nm，如图1所示；单晶氧化物晶圆为srtio3、batio3、litao3、linbo3、zno或tio2。
步骤2、在晶圆注入面生长下电极并图形化，电极厚度50～200nm，电极材料为cu、al、w、ta、ru、mo、au或pt，如图2所示。
步骤3、将聚合物分别旋涂于步骤2所得晶圆注入面和基板(如图4所示)，聚合物旋涂厚度小于1um，并完全覆盖图形化的下电极(如图3所示)。聚合物为苯并环丁烯(bcb)、聚酰亚胺或光刻胶，基板材料选用si、gan、gaas、sic等半导体或蓝宝石、石英、linbo3、litao3、zno、tio2。
步骤4、将步骤3所得涂覆聚合物的单晶晶圆和基板在热板上预烘直至聚合物的有机溶剂挥发完全，预烘时间为30～300秒，预烘温度为80～120℃。
步骤5、将步骤4所得的预烘完成的单晶晶圆和基板进行键合，键合面为涂覆聚合物的表面，键合压强为1～500千帕，如图5所示。
步骤6、将键合后的晶圆在160-250℃进行退火，退火完成后的单晶晶圆沿离子聚集层发生剥离，最终转移预设厚度的单晶薄膜至基板，如图6所示。
步骤7、在步骤6所得单晶薄膜上用光刻胶制备掩膜，并进行局部ar+离子注入引入氧空位掺杂，如图7所示。
步骤8、在步骤7所得的单晶薄膜上生长上电极并图形化，与图形化下电极和单晶薄膜构成交叉阵列，电极厚度50～200nm，上电极与下电极交叉的区域覆盖步骤7中的局部ar+离子注入区域，如图8所示。电极材料为cu、al、w、ta、ru、mo、au或pt。
步骤9、重复步骤1～8，以获得三维堆叠结构的单晶薄膜忆阻交叉阵列，重复过程中，步骤1～8中涉及的基板由上一次步骤8获得忆阻交叉阵列代替，最终形成三维堆叠的交叉阵列结构，如图9所示。
步骤10、在步骤9所得的三维堆叠结构的单晶薄膜忆阻交叉阵列制备金属通孔，并将每一层忆阻阵列的电极引出至表面，用于后续的引线键合工艺。
本发明选用忆阻薄膜材料为单晶薄膜材料，性能远优于在金属下电极上生长的多晶氧化物薄膜材料；采用聚合物进行晶圆键合，代替传统离子注入剥离法常用的sio2亲水性键合，被聚合物覆盖的电极能够根据忆阻交叉阵列的设计需求进行图形化，尽管在具有图形化电极的单晶晶圆表面涂覆的聚合物会出现表面起伏，但由于有机胶具有流动性，晶圆键合过程中能够在压强的作用下自平坦化，图形化电极能够嵌套在有机胶中，且不对单晶薄膜的剥离造成任何影响；采用局部ar+离子注入对交叉阵列进行氧空位掺杂，能够降低交叉阵列单元所在区域薄膜的电阻率，无需对单晶薄膜进行图形化刻蚀；可通过多次键合剥离的步骤，获得具有三维堆叠结构的单晶薄膜忆阻交叉阵列，每一步键合剥离的过程均不需要额外制备sio2或si3n4钝化层对交叉阵列进行隔离保护，省去化学机械抛光的过程，简化工艺流程。
综上所述，本发明相对现有三维堆叠结构的单晶薄膜忆阻交叉阵列制备工艺，降低了工艺难度，并简化了工艺流程。
附图说明
图1为步骤1的结构示意图；
图2为步骤2的结构示意图；
图3为步骤3晶圆注入面的聚合物旋涂后的结构示意图；
图4为步骤3基板聚合物旋涂后的结构示意图；
图5为步骤5键合后的结构示意图；
图6为步骤6剥离后的结构示意图；
图7为步骤7局部ar+离子注入后的结构示意图；
图8为步骤8上电极制备及图形化后的结构示意图；
图9为实施例步骤9制得的三维堆叠结构的单晶薄膜忆阻交叉阵列结构示意图。
具体实施方式
下面结合附图和实施例对本发明做进一步的详细说明。
步骤1、对单晶linbo3晶圆进行离子注入，注入的离子种类为he+，注入能量为285kev，注入剂量为2×1016ions/cm2，注入离子在600nm深度产生离子聚集层。
步骤2、在晶圆注入面采用磁控溅射的方法生长厚度为200nm的au电极，并采用光刻的方法图形化。
步骤3、将苯并环丁烯(bcb)旋涂于具有图形化电极的晶圆注入面上，bcb层的厚度为0.6μm，完全覆盖住晶圆注入面上的图形化的au电极。
将苯并环丁烯(bcb)旋涂于另一个作为基板使用的单晶linbo3晶圆上，bcb层的厚度为0.6μm。
步骤4、将步骤3中的有bcb涂覆的单晶linbo3晶圆和作为基板单晶linbo3晶圆在热板上预烘直至bcb中的有机溶剂挥发完全，预烘时间为60秒，预烘温度为100℃。
步骤5、将步骤4所得的预烘完成的单晶linbo3晶圆和基板进行键合，键合面为涂覆聚合物的表面，键合压强为200千帕。
步骤6、将键合后的晶圆在200℃进行退火，退火完成后的单晶linbo3晶圆沿离子聚集层发生剥离，最终转移600nm的单晶linbo3薄膜至基板。
步骤7、在步骤6所得单晶薄膜上用光刻胶制备掩膜，并进行局部ar+离子注入引入氧空位掺杂。
步骤8、在步骤7所得的单晶薄膜上生长上电极并图形化，与图形化下电极和单晶薄膜构成交叉阵列，电极材料是au，电极厚度200nm，上电极与下电极交叉的区域覆盖步骤7中的局部注入区域。
步骤9、重复步骤1～8，获得三维堆叠结构的单晶薄膜忆阻交叉阵列，重复过程中，步骤1～8中涉及的基板由上一次步骤8获得忆阻交叉阵列代替。最终制备出图9所示的三维堆叠结构的单晶薄膜忆阻交叉阵列。
步骤10、在步骤9所得的三维堆叠结构的单晶薄膜忆阻交叉阵列上表面采用ar+离子刻蚀进行通孔刻蚀，并在通孔中沉积au，将每一层忆阻阵列的电极引出至表面。