快恢复二极管的制作方法

本实用新型涉及功率半导体器件领域，更具体地，涉及快恢复二极管。

背景技术：

功率半导体器件亦称为电力电子器件，包括功率二极管、晶闸管、VDMOS(垂直双扩散金属氧化物半导体)场效应晶体管、LDMOS(横向扩散金属氧化物半导体)场效应晶体管以及IGBT(绝缘栅双极型晶体管)等。IGBT是由BJT(双极型三极管)和FET(场效应晶体管)组成的复合全控型电压驱动式功率半导体器件。二极管器件作为一种基础的功率半导体器件，广泛的应用于各种电路之后，特别是在逆变器，变频器以及电机驱动领域，快恢复二极管器件通常与IGBT器件并联使用，用于IGBT器件关断时电流的续流。

常规的快恢复二极管具有PIN结构，即包括P型区和N型区以及夹在二者之间的基区I。该基区的厚度很薄，使得反向恢复电荷很小，从而可以减小反向恢复时间Trr和正向电压降。为了实现更快的反向恢复时间，快恢复二极管例如采用少子寿命控制技术，例如，在二极管体内扩散重金属Au、Pt等元素作为复合中心，或采用电子或质子辐照等工艺在二极管体内制造出新的缺陷等方式来实现。然而，采用扩散和缺陷等工艺实现的快恢复二极管的反向恢复特性陡峭，从而对外围电路的工作产生EMI干扰，使得系统的EMI兼容特性劣化。

因此，期望进一步改进快恢复二极管的结构，以提高EMI兼容性。

技术实现要素：

鉴于上述问题，本实用新型的目的在于提供一种采用缓冲层和从阳极经由缓冲层延伸至阴极的沟槽结构改善EMI兼容特性的快恢复二极管。

根据本实用新型的一方面，提供一种快恢复二极管，包括：阴极，所述阴极包括场截止层和与所述场截止层接触的第一接触区；位于所述阴极上的漂移区；位于所述漂移区上的缓冲层；位于所述缓冲层中的阳极；从所述阳极经由所述缓冲层延伸至所述漂移区的至少一个沟槽；位于所述至少一个沟槽侧壁上的栅介质层；以及填充所述至少一个沟槽的栅导体层，其中，所述第一接触区、所述场截止层、所述漂移区和所述缓冲层分别掺杂成N型，所述阳极掺杂成P型。

优选地，所述至少一个沟槽将所述缓冲层和所述阳极分别分成彼此隔开的多个部分，使得所述缓冲层至少位于所述阳极下方。

优选地，所述缓冲层围绕所述阳极。

优选地，所述场截止层包括彼此相对的第一表面和第二表面，所述第一接触区接触所述第一表面，所述漂移区接触所述第二表面。

优选地，所述栅介质层包括位于所述至少一个沟槽侧壁上的第一部分和在所述至少一个沟槽外部横向延伸的第二部分，所述栅导体层包括填充所述至少一个沟槽的第一部分和在所述至少一个沟槽外部横向延伸的第二部分，所述栅导体层的第二部分与所述阳极之间由所述栅介质层的第二部分隔开。

优选地，所述至少一个沟槽沿着第一方向延伸，所述栅导体层和所述栅介质层各自的第二部分沿着第二方向延伸，所述第一方向和所述第二方向是所述快恢复二极管的主平面内彼此垂直的两个方向。

优选地，所述场截止层的掺杂浓度高于所述漂移区的掺杂浓度。

优选地，还包括：第二接触区，掺杂成P型并且位于所述阳极中，所述第二接触区的掺杂浓度高于所述阳极的掺杂浓度；阳极电极，与所述第二接触区接触；以及阴极电极，与所述第一接触区接触。

优选地，还包括：层间介质层，所述层间介质层隔开所述阳极电极和所述栅导体层，所述阳极电极位于所述层间介质层上方且经由所述层间介质层中的接触孔到达所述第二接触区。

优选地，所述缓冲层的掺杂浓度比所述阳极的掺杂浓度低一个数量级。

根据本实用新型的另一方面，提供一种用于快恢复二极管的制造方法，包括：在半导体衬底的第一表面上形成外延层，所述外延层作为漂移区；在所述外延层的上部形成缓冲层；形成从所述缓冲层的表面穿过所述缓冲层延伸至所述漂移区的至少一个沟槽；在所述至少一个沟槽侧壁上形成栅介质层；在所述至少一个沟槽中填充栅导体层；在所述缓冲层中形成阳极；在所述半导体衬底中形成阴极，所述阴极包包括场截止层和与所述场截止层接触的第一接触区，其中，所述第一接触区、所述场截止层、所述漂移区和所述缓冲层分别掺杂成N型，所述阳极掺杂成P型。

优选地，所述场截止层包括彼此相对的第一表面和第二表面，所述第一接触区接触所述第一表面，所述漂移区接触所述第二表面。

优选地，所述至少一个沟槽将所述缓冲层和所述阳极分别分成彼此隔开的多个部分，使得所述缓冲层至少位于所述阳极下方。

优选地，所述缓冲层围绕所述阳极。

优选地，形成阴极的步骤包括：从所述半导体衬底的第二表面对所述半导体衬底减薄，将减薄后的半导体衬底的一部分作为所述场截止层。

优选地，还包括：在所述阳极中形成第二接触区，所述第二接触区掺杂成P型，并且所述第二接触区的掺杂浓度高于所述阳极的掺杂浓度；在所述第二接触区上形成阳极电极；以及在所述第一接触区上形成阴极电极。

优选地，还包括：在所述栅导体层上形成层间介质层，所述层间介质层隔开所述阳极电极和所述栅导体层；以及在所述层间介质层中形成接触孔，其中，所述阳极电极位于所述层间介质层上方且经由所述层间介质层中的接触孔到达所述第二接触区。

优选地，所述缓冲层的掺杂浓度比所述阳极的掺杂浓度低一个数量级。

根据本实用新型实施例的快恢复二极管具有位于阳极和阴极之间的缓冲层，所述的缓冲层的掺杂浓度低于所述快恢复二极管的阳极掺杂浓度一个数量级，从而可以控制二极管器件在正向导通时阳极空穴电流的发射效率并提高快恢复二极管在反向关断时对空穴电流的复合率，降低快恢复二极管的反向恢复时间。

进一步地，从阳极经由缓冲层延伸至阴极的沟槽结构可以改善由于在本实用新型所述的二极管阳极下方设置缓冲层结构导致的击穿电压降低的问题。该快恢复二极管的反向恢复电压曲线平缓，未出现尖峰，因此对外围电路的EMI干扰减小，从而改善了EMI兼容特性。该快恢复二极管结构可以不使用少数载流子寿命控制技术，节约器件的加工成本。

在优选的实施例中，通过研磨器件底部，保留一定厚度的半导体衬底作为场截止层后，利用离子注入在半导体衬底中形成N型的第一接触区，可以减少从半导体衬底的底部注入的电子电荷，从而提高器件的开关速度。

在优选的实施例中，利用纵向掺杂均匀的半导体衬底形成在纵向具有阶梯状掺杂的N型的场截止层，该场截止层可以改善二极管器件在关断时的电压变化率dV/dt，实现器件的软恢复，提高器件的抗雪崩耐量。

附图说明

通过以下参照附图对本实用新型实施例的描述，本实用新型的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1示出根据本实用新型实施例的快恢复二极管的分解透视图；

图2至7示出根据本实用新型实施例的半导体器件制造方法不同阶段的截面图，其中图2a至7a分别示出第一截面的截面图，图2b至7b分别示出第二截面的截面图；

图8a和8b分别示出根据现有技术的快恢复二极管在反向恢复时的电压及电流波形图；

图9a和9b分别示出根据本实用新型实施例的快恢复二极管在反向恢复时的电压及电流波形图。

具体实施方式

以下将参照附图更详细地描述本实用新型。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。

应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。

如果为了描述直接位于另一层、另一个区域上面的情形，本文将采用“A直接在B上面”或“A在B上面并与之邻接”的表述方式。在本申请中，“A直接位于B中”表示A位于B中，并且A与B邻接，而非A位于B中形成的掺杂区中。

在本申请中，术语“半导体结构”指在制造半导体器件的各个步骤中形成的整个半导体结构的统称，包括已经形成的所有层或区域。

在下文中描述了本实用新型的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本实用新型。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本实用新型。

除非在下文中特别指出，半导体器件的各个部分可以由本领域的技术人员公知的材料构成。半导体材料例如包括III-V族半导体，如GaAs、InP、GaN、SiC，以及IV族半导体，如Si、Ge。

图1示出根据本实用新型实施例的快恢复二极管的分解透视图。为了清楚起见，将快恢复二极管的一些部分分离示出。可以理解，在实际产品中，快恢复二极管的各个部分是组合在一起的，从而形成完整的器件结构。

如图1所示，快恢复二极管100包括场截止层101、位于场截止层101上的漂移区102、位于漂移区102上的缓冲层103、位于缓冲层103中的阳极104。快恢复二极管100的阴极包括场截止层101。

场截止层101例如由掺杂成N型的硅衬底形成。该硅衬底的纵向掺杂均匀，电阻率在1～15Ω·cm的范围之间。

漂移区102例如是掺杂成N型的外延层，该外延层的纵向掺杂均匀。缓冲层103例如是在外延层中轻掺杂成N型的掺杂区。阳极104例如是在缓冲层103中掺杂成P型的掺杂区。

缓冲层103的掺杂浓度低于阳极104的掺杂浓度，例如前者低于后者一个数量级，从而在阳极下方形成一个可以提高空穴电流复合速率的一个区域。漂移区102作为快恢复二极管100的基区。

半导体衬底可以作为快恢复二极管100的场截止层101。该场截止层101是与漂移区102邻接且彼此接触的重掺杂成N型的半导体层，使得电场在场截止层内急剧减弱，从而在关断瞬间可加快多数载流子复合。场截止层改善了快恢复二极管的抗雪崩耐量。

缓冲层103有效地提高二极管结构在器件关断时对空穴电流的复合效率，改善二极管结构的反向恢复的最大电流，降低器件的反向恢复电荷。

快恢复二极管100还包括从阳极104穿过缓冲层103延伸至漂移区102的沟槽。沟槽的深度大于缓冲层103的结深，例如，沟槽的深度范围为5微米～10微米。栅介质层108的第一部分共形地覆盖沟槽的侧壁，第二部分与第一部分相连接并且在沟槽外部横向延伸。栅介质层108的第二部分覆盖缓冲层103的表面的至少一部分。栅极导体109的第一部分填充沟槽的剩余部分，第二部分与第一部分相连接并且在沟槽外部横向延伸。所述栅极导体109的第二部分位于所述栅介质层109的第一部分上方。优选地，所述栅极导体109的第一部分沿着图1所示的X方向延伸，第二部分沿着图1所示的Y方向延伸。由于本实用新型所述的二极管结构在器件的阳极下方设计了一个掺杂浓度高于漂移区浓度且低于阳极浓度的缓冲层，会导致二极管器件的反向击穿电压降低，为解决该问题，通过设置所述的沟道栅结构可以将二极管器件反向击穿时的电场峰值降低，并转移至沟槽底部，从而达到提高器件的击穿电压的目的。

优选地，快恢复二极管100还包括在阳极104中重掺杂成P型的第二接触区105以及与第二接触区105接触的阳极电极111。阳极电极111例如是由金、银、铜、铝或其合金形成的图案化金属层。第二接触区105用于减小阳极电极111与阳极104之间的接触电阻。阳极电极111可以形成在层间介质层110的上方，并且经由层间介质层110中的接触孔到达接触区105的表面。该层间介质层例如可以是厚度为600纳米至1.5微米的硼磷硅玻璃(BPSG)。

优选地，快恢复二极管100还包括在场截止层101与漂移区102相对的表面上形成的第一接触区112以及与第一接触区112接触的阴极电极(未示出)。阴极电极例如是由金、银、铜、铝或其合金形成的图案化金属层。该第一接触区112用于减小阴极电极与场截止层101之间的寄生电阻。场截止层101的厚度例如减薄至预定厚度，然后沉积重掺杂层N型的第一接触区112。替代地，第一接触区112是在场截止层101的表面上沉积的外延层。在该优选的实施例中，快恢复二极管100的阴极包括场截止层101和第一接触区112。

图2至7示出根据本实用新型实施例的半导体器件制造方法不同阶段的截面图，其中图2a至7a分别示出第一截面的截面图，图2b至7b分别示出第二截面的截面图。该第一截面沿着图1所示的YZ平面截取，第二截面沿着图1所示的XZ平面截取。

在半导体衬底1011上形成掺杂成N型的外延层1021，如图2a和2b所示。如下文所述，半导体衬底1011的一部分将作为场截止层，外延层的一部分作为漂移区102。半导体衬底1011例如是掺杂成N型的硅衬底，该硅衬底的纵向掺杂均匀，电阻率在1～15Ω·cm的范围之间。半导体衬底1011具有相对的第一表面和第二表面。在该实施例中，外延层1021形成在半导体衬底1011的第一表面上。

然后，通过离子注入，在外延层1021中形成轻掺杂的N型缓冲层103，如图3a和3b所示。N型缓冲层103从外延层1021的表面向下延伸预定的深度。相应地，外延层1021位于缓冲层103下方的部分形成漂移区102。缓冲层103的掺杂类型与漂移区102相同，但掺杂浓度更低。

然后，在半导体结构的表面形成光致抗蚀剂层，通过光刻将光致抗蚀剂层形成包含开口的掩模。经由掩模进行蚀刻，形成多个沟槽1081，如图4a和4b所示。该步骤可以采用各向异性的干法蚀刻或湿法蚀刻，经由掩模的开口，从上至下依次蚀刻缓冲层103、以及漂移区102的一部分，从而形成多个沟槽1081。在蚀刻后，通过在溶剂中溶解或灰化去除光致抗蚀剂层。

所述多个沟槽1081从缓冲层103的表面向下延伸，穿过所述缓冲层103至漂移区102。沟槽的深度大于缓冲层103的结深，例如，沟槽的深度范围为5微米～10微米。进一步地，所述多个沟槽1081沿着图1所示的X方向延伸。例如，所述多个沟槽1081将所述缓冲层103分成多个彼此隔开的区域。

然后，在半导体结构的表面形成共形的栅介质层108，以及覆盖的栅导体层109。该栅介质层108共形地覆盖沟槽1081的侧壁，并且在沟槽1081的外部横向延伸。该栅导体层109填充沟槽1081的剩余部分，并且在沟槽1081的外部横向延伸。采用蚀刻工艺去除栅介质层108和栅导体层109横向延伸的一部分，从而图案化成预定的形状，如图5a和5b所示。

栅介质层例如是通过热氧化形成的介质层，或者通过已知的沉积工艺形成的介质层。栅导体层例如是通过已知的沉积工艺形成的导体层。这些已知的沉积工艺包括物理气相沉积(PVD)、化学气相沉积(CVD)、原子层沉积(ALD)等。在该实施例中，栅介质层例如是通过热氧化形成的氧化硅层，栅导体层例如是通过溅射形成的掺杂多晶硅层，其中溅射是物理气相沉积的一种工艺。在该实施例中，栅介质层108例如是厚度80纳米至150纳米的氧化硅层，栅导体层109例如是厚度500纳米至2微米的N型的掺杂多晶硅层。栅导体层109的掺杂电阻率例如为0.5ohm/sqrt至50ohm/sqrt之间。

在图案化之后，栅介质层108的第一部分共形地覆盖沟槽的侧壁，第二部分与第一部分相连接并且在沟槽外部横向延伸。栅介质层108的第二部分覆盖缓冲层103的表面的至少一部分。栅极导体109的第一部分填充沟槽的剩余部分，第二部分与第一部分相连接并且在沟槽外部横向延伸。所述栅极导体109的第二部分位于所述栅介质层109的第一部分上方。优选地，所述栅极导体109的第一部分沿着图1所示的X方向延伸，第二部分沿着图1所示的Y方向延伸。该沟槽栅结构可以改善快恢复二极管100的饱和压降。

然后，通过离子注入，在缓冲层103中形成P型阳极104，以及在阳极104中形成在P型第二接触区105，如图5a和5b所示。阳极104从缓冲层103的表面向下延伸预定的深度，但未达到缓冲层103的结深，第二接触区105从阳极104的表面向下延伸预定的深度，但未达到阳极104的结深。第二接触区105的掺杂浓度高于阳极104的掺杂浓度，用于减小阳极电极的接触电阻。

在该实施例中，利用沟槽将阳极104分成彼此隔开的多个区域，并且阳极104的结深小于缓冲层103的结深。因此，缓冲层103位于阳极104的下方，从而位于阳极104和漂移区102之间。在优选的实施例中，缓冲层103围绕阳极104。在二极管的阳极附近设置围绕阳极的缓冲层103，可以提高快恢复二极管在反向关断时对空穴电流的复合率，降低快恢复二极管的反向恢复时间。

然后，在半导体结构的表面沉积层间介质层110。该层间介质层例如可以是厚度为600纳米至1.5微米的硼磷硅玻璃(BPSG)。在层间介质层110中采用蚀刻等工艺形成接触孔。接下来，在接触孔中填充金属，之后对形成的金属层，经由掩模进行蚀刻，从而将金属层图案化成阳极电极111。

从半导体衬底1011的背面将半导体衬底1011减薄至预设厚度。半导体衬底1011的保留区域作为二极管的场截止层101。减薄方法例如可以是研磨。

通过离子注入，在场截止层101保留区域的下表面形成掺杂类型为N型的第一接触区112，如图7a和7b所示。替代地，第一接触区112是在场截止层101的表面上沉积的外延层。快恢复二极管100的阴极包括场截止层101和第一接触区112。尽管未示出，在第一接触区112上还可以形成与其接触的阴极电极。

图8a和8b分别示出根据现有技术的快恢复二极管在反向恢复时的电压及电流波形图，图9a和9b分别示出根据本实用新型实施例的快恢复二极管在反向恢复时的电压及电流波形图。

根据现有技术的快恢复二极管采用扩散和缺陷等工艺实现。在反向恢复期间，阳极和阴极之间的电压V从负电压转换为零电压，电流从正电流转换为零电流。该反向恢复的电压曲线出现尖峰，从而对外围电路的工作产生EMI干扰，使得系统的EMI兼容特性劣化。

根据本实用新型实施例的快恢复二极管采用缓冲层和从阳极经由缓冲层延伸至阴极的沟槽结构，从而提高快恢复二极管在反向关断时对空穴电流的复合率，降低快恢复二极管的反向恢复时间。在反向恢复期间，阳极和阴极之间的电压V从负电压转换为零电压，电流从正电流转换为零电流。该反向恢复的电压曲线平缓，由于未出现尖峰因此对外围电路的EMI干扰减小，从而改善了EMI兼容特性。

应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、物品或者设备中还存在另外的相同要素。

依照本实用新型的实施例如上文，这些实施例并没有详尽叙述所有的细节，也不限制该实用新型仅为的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本实用新型的原理和实际应用，从而使所属技术领域技术人员能很好地利用本实用新型以及在本实用新型基础上的修改使用。本实用新型仅受权利要求书及其全部范围和等效物的限制。