集成电路的制作方法

本实用新型的实施例及其实施方式涉及集成电路并且更具体地涉及保护其免受基于集成电路的各层的摄影顶视图实施的“逆向工程”。

技术实现要素：

为了解决由于现有的以及其他的集成电路的结构上的问题，例如使在逆向工程期间使用的自动图案识别变得复杂或甚至几乎不可能，本实用新型提出一种集成电路，其通过其设置在集成电路的互连部分(通常由本领域技术人员用缩写BEOL：“后段制程”表示)、更具体地在将下金属化层级与上金属化层级分离的通孔层级的至少一个通孔与来自该下金属化层级的至少一个金属轨之间形成至少一个电中断来解决上述问题。其中互连部分(BEOL)位于集成电路的衬底的顶部。因此，将下金属化层级被理解为意指与比上金属化层级更靠近衬底的金属化层级。

根据一个方面，本实用新型提供了一种集成电路，该集成电路包括互连部分，该互连部分包括：位于由绝缘包封层覆盖的下金属化层级与上金属化层级之间的至少一个通孔层级；以及至少一个电中断，该至少一个电中断在该通孔层级的至少第一通孔与该下金属化层级的至少第一轨之间，位于该包封层的层级处。

根据一个实施例，该集成电路包括在每个第一通孔的位置处的孔口，该孔口穿过该包封层并且延伸进入每个相应底层第一金属轨的一部分中，该孔口的内壁和底部涂覆有第一绝缘层，每个第一通孔通过形成相应电中断的该第一绝缘层的相应部分与每个相应第一轨分离，而该通孔层级的其他通孔穿过该包封层与该下金属化层级的相应轨电接触。

根据另一实施例，每个第一通孔通过形成相应电中断的该包封层的第一相应部分与每个相应第一轨分离，而该通孔层级的其他通孔穿过该包封层与该下金属化层级的相应轨电接触。

根据又一实施例，该集成电路包括在每个第一通孔的位置处的该包封层的中断区，该中断区被覆盖相应底层金属轨的第二相应部分的金属氧化物绝缘层填充，每个第一通孔通过形成相应电中断的相应金属氧化物绝缘层与相应第一轨分离，而该通孔层级的其他通孔穿过该包封层与该下金属化层级的相应轨电接触。

根据另一方面，本实用新型提出一种包括如上文所限定的集成电路的物体。

根据一个实施例，该物体形成智能卡。

附图说明

本实用新型的其它优点和特征将在检查实施例及其实施方式的详细描述后并且从所附附图变得显而易见，这些实施例和实施方式决非限制性的，在附图中：

-图1至图4示意性地展示了本实用新型的第一实施例及其实施方式，

-图5至图7示意性地展示了本实用新型的第二实施例及其实施方式，

-图8至图12示意性地展示了本实用新型的第三实施例及其实施方式，以及

-图13示意性地展示了根据本实用新型的智能卡。

具体实施方式

在图1中，参考号IC1表示包括例如晶体管TR的集成电路，在此已示意性地示出了该集成电路的衬底SB，在该衬底之中和之上制造部件。

集成电路IC1在衬底顶部包括通常包含有若干金属化层级以及在这些金属化层级之间的若干通孔层级的互连部分PITX(BEOL)。

在图1中，为了简单起见，仅示出了一个金属化层级Mn，其在下文中将被标记为下金属化层级。

此下金属化层级Mn以常规方式形成并包括包封在轨间介电材料1中的金属轨P1、P2。

金属化层级Mn被例如由碳氮化硅(SiCN)制成的绝缘包封层C1覆盖。

如在图1中所展示的，抗蚀剂掩模RS形成在具有孔口OR0的层C1上，该孔口如将在下文中见到的那样将允许在第一通孔的层级处形成电中断。

在图2至图4中，为了简单起见，未示出集成电路IC1的衬底SB并且仅示出了互连部分PITX的一部分。

如在图2中所展示的，将孔口OR1蚀刻穿过孔口OR0，穿过包封层C1并且延伸进入下金属化层级Mn的底层第一金属轨P1的一部分中。

然后，第一绝缘层C2沉积在覆盖包封层C1并且涂覆孔口OR1的内壁和底部的此结构上。

此第一绝缘层C2可以例如包括正硅酸乙酯(TEOS)。

然后，如在图3中所展示的，第二绝缘层C3例如通过沉积形成在第一绝缘层C2上，该第二绝缘层也可以由TEOS制成或者包括例如SiOC型的具有低介电常数的材料。

此绝缘层C3为金属化层级间绝缘层并且通常以缩写IMD(“金属间电介质”)为本领域技术人员所知。

然后，如在图4中所展示的，在第二绝缘层C3和第一绝缘层C2中，孔口OR2各自包括被设计成用于接收上金属化层级Mn+1的金属轨的部分OR21以及被设计成用于接收通孔层级Vn的通孔的下部OR20，这些孔口通过蚀刻形成。

然而，如在图4中可看到的，虽然图4的左手边部分的孔口OR20穿透包封层C1以开通至底层金属轨P2上，但是图4的右手边部分的孔口OR20由于存在涂覆有第一绝缘层C2的孔口OR1而没有开通至底层金属部分P1上。

为此目的，孔口OR1的深度被选择成以避免在孔口OR20的常规制造过程中穿透此第一绝缘层C2。

本领域技术人员将知晓如何根据所使用的技术来选择此深度的值。

孔口OR2随后以常规的方式被至少一种填充金属(例如，铜)填充，其方式为以形成上金属化层级Mn+1的轨P10和P20以及通孔层级Vn的通孔V1和V2。

然而，可以看到，位于孔口OR1中的第二绝缘层C2的部分C20形成第一通孔V1与底层金属轨P1之间的电中断。

此外，此电中断C20是在形成所有通孔以及上金属化层级的所有金属轨之前形成的。

因此，如在图4中所展示的，获得集成电路，该集成电路包括在每个第一通孔V1位置处的孔口OR1，该孔口穿过包封层C1并且延伸进入相应底层第一金属轨P1的一部分。

孔口OR1的内壁和底部涂覆有第一绝缘层C2。

此外，第一通孔V1通过形成相应电中断的该第一绝缘层的相应部分C20与相应第一轨P1分离，而该通孔层级的其他通孔V2穿过包封层C1与下金属化层级的相应轨P2电接触。

然而，此变体实施例被证明在制造工艺方面相当难以实施以避免在制造孔口OR20的过程中穿透绝缘层C20。

因此，可能使用另一变体实施例，比如在图5至图7中示意性地展示的实施例。

再次地，在这些图中，为了简单起见，未示出集成电路IC2的衬底SB并且仅呈现了互连部分PITX的一部分。

在图5中，置于下金属间绝缘层C3上的下金属化层级Mn在此包括通过轨间绝缘区1与层级Mn的其他金属轨分离的金属轨P1。

金属化层级Mn在此再次被包封层C1覆盖。

如在图5中所展示的，金属化层级间绝缘层C3(层IMD)形成在包封层C1上，并且包括被设计成用于接收上金属化层级的所有金属轨的第一部分OR10、OR20以及被设计成用于接收通孔层级Vn的所有通孔的下部OR11和OR21的孔口OR1、OR2通过蚀刻GR1以常规的方式形成在层级间绝缘层C3中。

所有这些孔口OR1、OR2开通至包封层C1上。

然后，在已经将抗蚀剂RS沉积在孔口OR1中之后(图6)，穿过所有孔口(这里为孔口OR2)对包封层C1执行局部蚀刻GR1，除了包封层C1的受抗蚀剂RS保护的、位于未来第一通孔V1位置处的每个部分的路线之外。

然后，如在图7中所展示的，利用至少一种导电填充材料(例如，铜)对孔口执行常规填充，其方式为以形成通孔层级Vn的所有通孔V1和V2以及上金属化层级Mn+1的所有金属轨P10、P20。

另一方面，可以看到，由于这里由包封层C1的一部分C10形成的电中断的存在，因此第一通孔V1不与底层金属轨P1电接触。

另一方面，所有其他通孔(在此情况下，通孔V2)的确穿过包封层C1与底层金属轨P1电接触。

再次地，此电中断C10是在形成所有通孔以及上金属化层级的所有金属轨之前形成的。

使用另一变体实施例(比如在图8至图12中示意性地展示的实施例)也可能形成电中断。

再次地，在这些图中，为简单起见，仅示出了集成电路IC3的互连部分PITX的一部分，并且未示出此集成电路IC3的衬底。

再次地，如在图8中所展示的，金属化层级Mn置于下金属间绝缘层C3上并且在此包括被包封层C1覆盖的金属轨P1。

再次地，金属轨P1通过轨间绝缘区1与下金属化层级Mn的其他金属轨分离。

在未来第一通孔的位置处并且在未来电中断的位置处已执行了对包封层C1的局部蚀刻GR3。

此常规且已知的局部蚀刻GR3允许创建包封层1的中断区并露出金属轨P1的第二部分P12。

然后，对第二部分P12执行氧化(图9)以便用金属氧化物绝缘层C4覆盖此第二部分。

可以例如通过过氧化氢H₂O₂溶液或者通过利用氧的快速氧化(“氧闪蒸”氧化)来执行此氧化。

如在图10中所展示的，层级间绝缘层C3随后沉积在包封层C1上以及在金属氧化物绝缘层C4上。

此层C3可以例如包括SiOC型材料。

然后，如在图11中所展示的，执行常规且已知的蚀刻GR4，其方式为以在层C3中形成孔口OR1和OR2，这些孔口包括被设计成用于接收上金属化层级Mn+1的未来金属轨的部分OR10和OR20以及被设计成用于接收通孔层级Vn的未来通孔的下部OR11和OR21。

这里应当注意的是，蚀刻GR4将穿过孔口OR21蚀刻包封层C1以露出金属轨P1，但是由于包封层的材料(例如，SiCN)与层C4的金属氧化物之间的高蚀刻选择性而将仅部分地蚀刻或甚至根本不蚀刻金属氧化物绝缘层C4。

然后，如在图12中所展示的，执行孔口OR1和OR2的常规填充，其方式为以形成通孔层级Vn的所有通孔V1和V2以及上金属化层级Mn+1的所有金属轨P10和P20。

因而值得注意的是，通孔V2穿过包封层C1与底层金属轨P1电接触，而第一通孔V1由于填充包封层C1的中断区的金属氧化物绝缘层形成的电中断C4的存在而不与底层金属轨P1电接触。

这类集成电路ICi(无论是集成电路IC1、IC2还是IC3)可以结合到任何物体中，尤其是结合到如在图13中非常示意性地展示的智能卡CP中。