本实用新型涉及了一种衬底和功率半导体模块，尤其是具体涉及一种安装有多个功率半导体芯片的衬底和包括这样衬底和功率半导体芯片的功率半导体模块。
背景技术：
：单个功率半导体芯片的通流能力有限，为扩展功率半导体模块的功率处理能力，大容量的功率半导体模块内部通常采用多芯片并联的布置方式组成桥臂开关。并联布置的芯片的开关通常受一个控制端控制，其的开关电路可由以下模型表示。图1中Cgs1，Cgs2，Cgs3分别代表并联的三块功率半导体芯片的栅极电容，功率半导体芯片的通流能力与栅极电容上的电压正相关。Tg和Ts分别为功率半导体模块与外部驱动电路连接的端口，用于接收驱动信号。Rg0和Lg0分别为每块芯片的驱动回路公共部分的杂散电阻和杂散电感。Rg1、Lg1，Rg2、Lg2和Rg2、Lg3分别为三块功率半导体芯片因位置分布所导致的单独的杂散电阻和杂散电感。功率半导体模块开通过程中，加在Tg和Ts上的驱动电压由特定的负值变成正值，由于驱动回路杂散参数的作用，栅极电容两端的电压上升，从而使通过功率半导体芯片的功率电流上升；关断过程中，加在Tg和Ts上的驱动电压由特定的正值变为负值，栅极电容两端的电压下降，从而使通过功率半导体芯片的功率电流下降。若并联芯片单独的杂散参数不一致，则会导致栅极电容充电或放电速度不一致，从而引起开关过程中通过芯片的功率电流的不均。由于开关过程中半导体芯片两端的电压的建立通常是在电流变化之前，不均匀的瞬态电流会导致功率半导体芯片上产生的损耗不一致，最终反映在芯片间温度的不一致上。在功率半导体模块满功率工作的情况下，因芯片电流分布不均引发的过温和过流可能会引起半导体元件的失效，影响模块的正常运行。从以上叙述可看出，影响并联芯片开关速度不一致的原因主要为内部杂散参数的不一致，杂散参数主要考虑杂散电感和等效电阻的影响。其中，每块芯片的杂散电阻包含公共部分的杂散电阻与自身驱动路径的杂散电阻。杂散电感则包含公共部分的自感与自身驱动路径的自感，以及功率回路耦合到驱动回路的互感。因此，模块设计时需要尽量减小因芯片自身驱动路径不一致带来的杂散参数的差异。若功率半导体芯片发生失效，可能会引起门极电容短路，而因功率连接装置焊接处的烧毁该失效芯片对模块表现为断路。由于驱动电源功率有限，短路的门极电容会拉低与故障芯片并联的芯片的栅极电压。若该电压低于功率半导体元件开通的阈值电压，则会引起与这些器件的误关断，从而影响模块的正常工作。技术实现要素：考虑上述技术要点，本实用新型提供了一种门极杂散均衡衬底及其功率半导体模块，减小了因芯片空间位置分布导致的驱动回路杂散参数的差异，避免了正常芯片的误关断，提高了功率半导体模块的可靠性。本实用新型采用的技术方案是：本实用新型保护一种衬底，具体结构如下：包括四个功率电势区域和三个辅助电势区域，四个功率电势区域为依次间隔布置的第二功率电势区域、第一功率电势区域、第三功率电势区域、第四功率电势区域；在第一功率电势区域和第三功率电势区域上均安装有多个功率开关，每个功率开关由多个功率半导体芯片组成，多个功率半导体芯片相互并联并且通过功率连接装置连接到与自身所在功率电势区域相邻的功率电势区域上；第一功率电势区域和第二功率电势区域之间以及第三功率电势区域和第四功率电势区域之间设有第二辅助电势区域，沿第二方向上第一辅助电势区域和第一功率电势区域或者第三功率电势区域之间设有与各个功率开关对应连接的第一辅助电势区域，第一辅助电势区域连接到第二辅助电势区域；在第二功率电势区域边角和第一功率电势区域之间以及第三功率电势区域边角和第一功率电势区域之间设有第三辅助电势区域，第二辅助电势区域与第三辅助电势区域之间通过第二、第三辅助连接装置电连接，每个功率开关的控制电极与其对应的第一辅助电势区域通过第一辅助连接装置电连接。所述的第二方向的安装布置方向一致。所述第一辅助电势区域布置在与对应的功率开关或第二方向反向的对齐处，且使得第一辅助电势区域与功率半导体芯片底部的第一功率电势区域、第三功率电势区域绝缘的情况下尽量靠近。所述第二辅助连接装置和第三辅助连接装置均具有两个连接处，第一连接处位于第二辅助电势区域上，第二连接处位于第三辅助电势区域上。对于无源元件，一种所述的无源元件沿第一方向平行布置，第一方向和功率开关的安装布置方向相垂直。这种情况下，无源元件与第二辅助电势区域的连接位置由第二辅助连接装置的第一连接处的位置决定，具体为：距离第二辅助连接装置的第一连接处最近的两个无源元件沿背离第一连接处方向连接到第二辅助电势区域，其余无源元件沿靠近第一连接处方向连接到第二辅助电势区域。对于无源元件，另一种所述的无源元件沿垂直于第一方向布置，第一方向和功率开关的安装布置方向相垂直。这种情况下，无源元件两端分别连接到第二辅助电势区域和第三功率电势区域之间，所述的第一辅助电势区上在第一辅助连接装置和无源元件之间的中间位置设置凹陷缺口。所述的第二功率电势区域和第四功率电势区域上设有内凹镂空结构，第二辅助电势区域设有延伸入凹镂空结构中间的延伸段，延伸段末端设置第一连接处。所述的第一连接处位于所有功率开关沿平行于第二方向的中间位置。所述的无源元件为电阻、电容、电感，以及具有熔断功能的元件。所述的辅助连接装置为金属材质连接线、电阻或电感等具有连接功能的元件。所述的功率半导体芯片为金属氧化物半导体场效应晶体管、带有反向并联续流二极管的绝缘栅双极型晶体管、高电子迁移率晶体管、带有有反向并联续流二极管的金属氧化物半导体场效应晶体管以及结型场效应晶体管，所述的芯片材料可为硅、碳化硅、氮化镓等。本实用新型还保护包含所述衬底结构的一种功率半导体模块。本实用新型采用有益效果是：本实用新型通过采用连接装置增加公共部分杂散参数的占比，布置额外的电阻或电感元件，以及设置元件摆放方向，减小因芯片空间位置分布导致的驱动回路杂散参数的差异。同时本实用新型因电阻或电感元件具有熔断功能，可在单个芯片发生失效的情况下避免正常芯片的误关断，提高模块的可靠性。附图说明图1为现有功率半导体芯片的开关电路图。图2为本实用新型实施例1所述功率半导体模块单个衬底的上视图。图3为实施例1所述功率半导体模块衬底上驱动回路的局部上视图。图4为实施例1所述驱动回路的等效电路。图5为实施例2所述功率半导体模块单个衬底的上视图。表1显示了一个设计示例下每块芯片驱动回路杂散电感的仿真结果。图中：功率电势区域10,11,12,13、功率开关20、功率连接装置30、功率端子元件41,42,43、方向51,52、辅助电势区域60,61,62、辅助连接装置70,71,72、控制端子元件81,82。具体实施方式下面结合附图和实施例对本实用新型作进一步说明。如图2和图3所示，本实用新型具体实施例1的衬底1包括四个功率电势区域10,11,12,13和三个辅助电势区域60,61,62，四个功率电势区域10,11,12,13为依次间隔布置的第二功率电势区域11、第一功率电势区域10、第三功率电势区域12、第四功率电势区域13；功率电势区域10,11,12,13和辅助电势区域60,61,62实际均为一层金属层。在第一功率电势区域10和第三功率电势区域12上均安装有多个功率开关20，每个功率开关20由多个功率半导体芯片组成，多个功率半导体芯片相互并联并且通过功率连接装置30连接到与自身所在功率电势区域相邻的功率电势区域上。第一功率电势区域10和第二功率电势区域11之间以及第三功率电势区域12和第四功率电势区域13之间设有第二辅助电势区域61，沿第二方向52上第一辅助电势区域60和第一功率电势区域10或者第三功率电势区域12之间设有与各个功率开关20对应连接的第一辅助电势区域60，第一辅助电势区域60经无源元件80连接到第二辅助电势区域61，第一辅助电势区域60与第二辅助电势区域61通过无源元件80实现彼此的电连接。在第二功率电势区域11边角和第一功率电势区域10之间以及第三功率电势区域12边角和第一功率电势区域10之间设有第三辅助电势区域62，第二辅助电势区域61与第三辅助电势区域62之间通过第二、第三辅助连接装置71,72电连接，每个功率开关20的控制电极与其对应的第一辅助电势区域60通过第一辅助连接装置70电连接。本实用新型中多个功率电势区域10～13及其上安装的多个功率开关20，采用以下方式布置：第一功率电势区域10，功率开关20通过其底部安装在所述第一功率电势区域上10；具体实施中在第一功率电势区域10上布置有多个功率开关20，多个功率开关20沿平行于第一方向51呈直线排列布置。第二功率电势区域11，布置于第一功率电势区域10旁，在第二方向52的反向上与第一功率电势区域10相邻，并且通过功率连接装置30与第一功率电势区域10上的功率开关20顶部的功率电极相连。第三功率电势区域12，布置于第一功率电势区域10旁，在第二方向52上与第一功率电势区域10相邻，并且通过功率连接装置30与第一功率电势区域10上的功率开关20顶部的功率电极相连。第三功率电势区域12，功率开关20通过其底部安装在所述第三功率电势区域12上；具体实施中在第三功率电势区域12上布置有多个功率开关20，多个功率开关20沿平行于第一方向51呈直线排列布置。第四功率电势区域13，布置于第一功率电势区域10旁，在第二方向52上与第三功率电势区域12相邻，并且通过功率连接装置30与位于第三功率电势区域12上的功率开关20顶部的功率电极相连。本实用新型通过上述换流回路配置减小了换流回路面积，从而减小整体杂散电感。第一功率电势区域10在第一方向51和第一方向51的反向上有突出于第三功率电势区域12和第四功率电势区域13的第一延伸结构，延伸结构使第一功率电势区域10在第一方向51和第一方向51的反向上突出于第三功率电势区域12和第四功率电势区域13，并且第一延伸结构突出于第三功率电势区域12和第四功率电势区域13的部分再沿第二方向52向第三功率电势区域12和第四功率电势区域13延伸形成第二延伸结构，延伸长度至少使延伸部分超过第三功率电势区域12；并且，延伸结构突出于第三功率电势区域12和第四功率电势区域13的部分再第二方向52向第二功率电势区域11延伸。通过上述延伸结构的设置，使得延伸结构上流过的电流方向与其内侧流经第一金属敷层10、第三金属敷层12和第四金属敷层13的关断电流的方向相反，产生的磁场可相互抵消，进一步减小换流回路整体的杂散电感。两侧的沿第二方向52布置的延伸结构提供了两条对称的换流回路，对于沿第一方向51横向布置的功率半导体芯片，可帮助减小每个芯片由于空间位置分布导致的换流路径的差异，从而减小各芯片杂散电感的差异。由图2所示，本实用新型等效为半桥拓扑结构，上下桥臂分别由安装在其上的两排功率半导体芯片20组成，每一排芯片相互并联。对于组成上桥臂的功率半导体芯片20，其底部的功率电极直接焊接在正极电势区的金属敷层10上，顶部功率电极通过功率连接装置30连接至交流电势区的金属敷层11和12，控制电极位于芯片顶部。模块上桥臂的控制端子81、82设置于金属敷层11右侧，控制端子82直接设置在金属敷层11上，为控制端子81提供参考电势。对于组成下桥臂的功率半导体芯片20，其底部的功率电极直接焊接在交流电势区的金属敷层12上，顶部功率电极通过功率连接装置30连接至负极电势区的金属敷层13，控制电极位于芯片底部。模块下桥臂的控制端子81、82设置于金属敷层13左侧，控制端子82直接设置在金属敷层13上，为控制端子81提供参考电势。由于控制端子81、82距功率半导体芯片控制电极的距离不一致，每块芯片的控制回路的杂散参数必然会因此产生差异，从而导致模块工作时并联芯片的开关速度不一致，所产生的电流和温度分布不均问题可能会影响模块的可靠运行。因此需通过特殊配置，在不改变控制端子位置的前提下均衡每块芯片的驱动回路杂散参数。本实用新型以以下配置原理以实现了技术目标。以图3为例。首先，在每块功率半导体芯片20的正下方设置辅助电势区60，并为每块功率半导体芯片配置长度与直径一致的辅助连接装置700、701、702、703、704，辅助连接装置700、701、702、703、704用于连接辅助电势区600、601、602、603、604和功率半导体芯片的控制电极，以保证该段路径的杂散参数一致。同时，辅助连接装置70与功率连接装置30组成的平面与模块功率电流方向平行，因此可减小模块的功率电流在该部分回路上产生的互感，避免因功率电流变化在驱动回路上产生的互感电势影响模块的正常开关。其次，配置辅助连接装置71和72。具体实施中，下桥臂的第二辅助电势区域61与第三辅助电势区域62之间通过第二辅助连接装置71电连接，上桥臂的第二辅助电势区域61与第三辅助电势区域62之间通过第三辅助连接装置72电连接。第二辅助连接装置71和第三辅助连接装置72均具有两个连接处910,911，第一连接处910位于第二辅助电势区域61上，且在第一方向51上位于功率半导体芯片的中间位置，第二连接处911位于控制端子81所在的辅助电势区62上。第一连接处910的设置缩小了至每块芯片驱动电极距离的差异，有利于减小杂散参数的不均。其次，在每块功率半导体芯片的驱动回路上布置阻抗一致的无源元件80，无源元件可为电阻或电感，其阻值或感值大于回路的杂散参数值，以减小不均衡的杂散参数在整个回路杂散参数中的占比。从而形成了如图4所示的等效电路结构。如图3所示，无源元件80沿第一方向51平行布置，第一方向51和功率开关20的安装布置方向相垂直；并且，无源元件80与第二辅助电势区域61的连接位置由第二辅助连接装置71的第一连接处910的位置决定，具体为；距离第二辅助连接装置71的第一连接处910最近的两个无源元件801,802沿背离第一连接处910方向连接到第二辅助电势区域61，即使得两个无源元件801,802与第二辅助电势区域61的接触位置到第一连接处910距离相比无源元件801,802自身到第一连接处910距离更远；其余无源元件800,803,804沿靠近第一连接处910方向连接到第二辅助电势区域61，即使得其余无源元件800,803,804与第二辅助电势区域61的接触位置到第一连接处910距离相比无源元件800,803,804自身到第一连接处910距离更近。此配置可尽量减小距离第一连接处910较近的芯片和距离第一连接处910较远的芯片的驱动路径的长度差异，从而使得第一连接处910至各芯片无源元件间的杂散参数尽量一致。此外，无源元件80配置为具有熔断功能，可在功率半导体芯片的门极出现失效短路现象后可断开该故障芯片的驱动回路。在该种失效情况下，因失效芯片功率电极与连接装置焊接处的烧毁，该失效芯片对模块表现为断路，因此此种配置可保证对故障芯片的隔离，而不影响控制电极对正常芯片的控制和模块的持续工作。按照实施例的配置，本实用新型实施对每块芯片驱动回路杂散电感采用Ansys软件的Q3D软件包进行仿真，仿真结果如下表1所示，沿第一方向51，芯片编号由小变大。从结果可看出，对属于同一桥臂的芯片，其驱动回路的杂散电感差异不超过3nH。表1芯片位置杂散电感值(nH)芯片位置杂散电感值(nH)上桥臂芯片115.495下桥臂芯片116.46上桥臂芯片215.812下桥臂芯片215.769上桥臂芯片316.208下桥臂芯片314.504上桥臂芯片416.705下桥臂芯片414.337上桥臂芯片518.209下桥臂芯片514.161上表中，上桥臂芯片是指上桥臂的功率半导体芯片20，下桥臂芯片是下桥臂的功率半导体芯片20。实施例2本实施例和实施例1的区别在于：辅助电势区60面积增加，且设置有凹陷结构，无源元件80沿第二方向52平行布置，如图5所示。每块芯片的控制电极通过各自的连接装置700,701,702,703,704与辅助电势区600,601,602,603,604相连。无源元件800,801,802,803,804放置方向与第二方向52平行。无源元件80放置于对应连接装置70沿第一方向51的左侧或右侧。为保证每块芯片控制回路杂散电感的均衡，无源元件80的放置位置由第二辅助连接装置71的第一连接处910的位置决定，距离第一连接处910近的三个无源元件801,802,803，其摆放位置远离第一连接处910，距离第一连接处910远的两个无源元件800,804其摆放位置靠近第一连接处910。因温度变化造成的金属敷层脱落是衬底10上的金属敷层最主要的失效模式，通过增加电势区单个金属敷层面积的方式可增加金属敷层和下层衬底的键合强度，从而降低失效率。辅助电势区60的金属敷层为整个衬底10上面积最小的金属敷层，且距发热源芯片80距离近，经历的温度变化最大，因此可认为该结构为整个衬底10上失效率最高的部分。而本实施例通过将无源元件80沿第二方向52布置的方式增加了能够布置辅助电势区60的面积，使得辅助电势区60在布置上增加了面积，同时在辅助电势区60上在辅助连接装置70和无源元件80中间位置设置凹陷结构，进一步增加金属敷层的可靠性。实施例2的设置方式通过优化无源元件80的摆放位置保持了控制回路杂散电感均匀的优势，同时提高了衬底10的可靠性。由此可见，本实用新型提供的功率半导体模块的优势在于可使功率开关各芯片的控制回路杂散参数均匀，具有其突出显著的技术效果。当前第1页1 2 3