半导体衬底及电子器件的制作方法

本发明涉及半导体衬底及电子器件。

背景技术：

例如，专利文献1中公开了一种半导体器件的制造方法，其目的在于，不仅防止从氮化物系半导体层中脱氮，而且在高温下稳定且有效地进行热处理。该文献中，记载了在n-gan衬底11上形成n-alxga1-xn层12，然后在n-alxga1-xn层12中掺杂杂质，利用mocvd法，在n-alxga1-xn层12的表面依次形成作为外延膜的由alyga1-yn形成的第1盖帽层2a及由alzga1-zn形成的第2盖帽层2b，从而形成被处理衬底2。其中，al组成比y大于al组成比x，并且大于al组成比z。

例如，专利文献2中公开了一种半导体器件及其制造方法，其目的在于，得到同时实现了高耐压和高电流的具有优异特性的异质结的半导体器件，该文献中记载了半导体器件具备：电子渡越层3，其由gan形成；电子供给层4，其由algan形成，被设置在电子渡越层3上，向2deg供给电子；第一盖帽层5，其由非掺杂半导体形成，被设置在电子供给层4上，具有以包围栅电极11的方式开口的开口部；第二盖帽层6，其由n型半导体形成，仅被设置在第一盖帽层5上，具有在2deg的电子的渡越方向上至少在栅电极的下流侧开口、且在2deg的电子的渡越方向上与前述第一盖帽层5的开口部相比开口宽度更大的开口部；利用连续的外延生长工序而生成由gan形成的电子渡越层、由algan形成的电子供给层、第一盖帽层、和第二盖帽层。

上述专利文献1、2中，为了减轻由于半导体器件的制造过程中的退火等而产生的缺陷、或调节半导体器件中的能带电位(bandpotential)，在电子供给层(引用文献1中的n-alxga1-xn层12、引用文献2中的电子供给层4)之上形成了由algan形成的盖帽层。

现有技术文献

专利文献

专利文献1：日本特开2015-46441号公报

专利文献2：日本特开2013-225621号公报

技术实现要素：

发明所要解决的课题

本申请的发明人认识到上述的盖帽层的存在不仅实现专利文献1、2中记载的目的，而且有助于外延生长过程中的沟道形成层(引用文献1中的n-gan衬底11及n-alxga1-xn层12、引用文献2中的由gan形成的电子渡越层3及由algan形成的电子供给层4)的保护。

即，对于gan、algan、aln等第iii族氮化物结晶层而言，利用mocvd(metalorganicchemicalvapordeposition，金属有机化学气相沉积)法进行外延生长时，伴随由氢腐蚀导致的缺陷修复而进行结晶生长。外延生长的生长温度通常为1000℃左右的高温，外延生长结束后，在将其降温至600℃左右的步骤中，外延生长表面被暴露于氢气气氛，有时由于该气氛下的腐蚀而导致在外延衬底上产生缺陷。从防止这样的因腐蚀而导致的缺陷的发生的观点考虑，在外延生长层的最外表面上形成盖帽层是有意义的。盖帽层为gan、algan时，可考虑下述对策：对由于腐蚀而减少的厚度进行估计，预先形成比所期望的厚度更厚的盖帽层；等等。

然而，盖帽层为gan、algan时，如专利文献1等中也记载的那样，其厚度、组成会影响其后形成的晶体管等半导体器件的特性。因此，优选尽可能精确地控制盖帽层的厚度、组成等。然而，预估外延生长结束后的腐蚀并预先形成较厚的盖帽层的方法中，难以精确控制盖帽层的厚度。

另外，为了将盖帽层用于晶体管等半导体器件中的能带电位的控制，其厚度的衬底面内均匀性成为提高半导体器件的成品率的重要因素。

此外，在晶体管等半导体器件的开发中，优选其设计自由度高，因此，优选提供多种盖帽层来满足设计多样性的要求。

本发明的目的在于提供在外延生长的结束阶段中、不受氢气气氛下的腐蚀的影响或者该影响轻微的盖帽层的技术。另外，本发明的目的在于提供能满足高设计自由度要求的盖帽层的技术。进而，本发明的目的在于提供能实现衬底面内的高膜厚均匀性的盖帽层的技术。

发明内容

为了解决上述课题，本发明的第1方式中，提供半导体衬底，其具有衬底、由第iii族氮化物的单一或多个结晶层形成的氮化物结晶层、和盖帽层(caplayer)，前述衬底、前述氮化物结晶层及前述盖帽层按照前述衬底、前述氮化物结晶层、前述盖帽层的位置顺序设置，前述盖帽层为具有结晶性的氮化硅层，并且具有5nm以上的厚度。

另外，本发明的第2方式中，提供半导体衬底，其具有衬底、由第1ii族氮化物的单一或多个结晶层形成的氮化物结晶层、和盖帽层，前述衬底、前述氮化物结晶层及前述盖帽层按照前述衬底、前述氮化物结晶层、前述盖帽层的位置顺序设置，前述氮化物结晶层的与前述盖帽层接触的层及其附近的层作为场效应晶体管的活性层发挥功能，前述盖帽层为具有结晶性的氮化硅层，并且具有将前述场效应晶体管的栅极包埋的厚度以上的厚度。

可将盖帽层的厚度设定为5nm～550nm的范围，可设定为优选10nm以上、更优选20nm以上、进一步优选40nm以上。“具有结晶性”的概念中，当然包括如单晶、多晶那样原子或分子在三维空间中具有严密的周期性的情况，即使在不具有严密的周期性的情况下，呈现一定程度的周期性这样的情况也被包含在内。例如包括在电子衍射图像中观察到斑点图案(spotpattern)(空间结构的有序化)这样的情况。反之，“具有结晶性”的概念中不包括在电子衍射图像中仅观察到晕图案(halopattern)这样的无序状态(无定形状态)。

也可形成为下述半导体衬底，其中，前述氮化物结晶层具有与前述盖帽层接触的元件形成层，前述元件形成层具有第1结晶层及带隙比前述第1结晶层大的第2结晶层，在前述第1结晶层和前述第2结晶层的异质界面附近生成二维载流子气体。也可以是下述半导体衬底，其中，前述氮化物结晶层具有位于比前述元件形成层更靠前述衬底侧的位置的缓冲层，前述缓冲层产生将前述元件形成层与前述衬底之间的应力抵消的应力。也可以是下述半导体衬底，其中，前述衬底为硅衬底，前述氮化物结晶层具有抑制硅原子与第iii族原子的反应的反应抑制层。

本发明的第3方式中，提供电子器件，其是使用了前述的半导体衬底的电子器件，其中，前述电子器件具有场效应晶体管的栅极结构或与前述氮化物结晶层连接的布线结构，前述栅极结构或前述布线结构的高度小于前述盖帽层的厚度。

作为前述的衬底，可举出硅衬底、蓝宝石衬底、gaas衬底等，作为电子器件，可例举hemt(highelectronmobilitytransistor，高电子迁移率晶体管)、hbt(heterojunctionbipolartransistor，异质结双极型晶体管)、led(lightemittingdiode，发光二极管)等。

附图说明

[图1]为半导体衬底100的截面图。

[图2]为电子器件200的截面图。

[图3]为说明电子器件200的制造工序的截面图。

[图4]为说明电子器件200的制造工序的截面图。

[图5]为说明电子器件200的制造工序的截面图。

[图6]为表示衬底面内的盖帽层140(sin膜)的膜厚分布的图。

[图7]为表示盖帽层140(sin膜)的电子衍射图像的图。

具体实施方式

(实施方式1)

图1为本实施方式的检查方法中使用的半导体衬底100的截面图。半导体衬底100具有衬底102、氮化物结晶层120、和盖帽层140，衬底102、氮化物结晶层120及盖帽层140按照衬底102、氮化物结晶层120、盖帽层140的位置顺序设置。氮化物结晶层120包含第1ii族氮化物的单一或多个结晶层。氮化物结晶层120例如具有反应抑制层104、缓冲层106及元件形成层108。

衬底102为支承氮化物结晶层120及盖帽层140的支承衬底。衬底102的材料优选为硅，但不限于此。作为衬底102的材料，可例举蓝宝石、gaas结晶等。在使用硅衬底作为衬底102的情况下，能降低材料价格，可利用以往的硅工艺中使用的半导体制造装置。由此，能提高成本竞争力。此外，通过使用硅衬底作为衬底102，能廉价地在工业上利用直径为150mm以上的大型衬底。

对于反应抑制层104而言，在衬底102为硅衬底的情况下，其抑制该硅衬底中包含的硅原子与缓冲层106等中包含的第iii族原子的反应。位于反应抑制层104的上层的氮化物结晶层为algan、gan等gan系半导体层的情况下，能防止该gan系半导体层中包含的ga原子与硅原子的合金化。作为反应抑制层104，可举出alzga1-zn(0.9≤z≤1)，可举出aln层作为代表例。通过反应抑制层104，能保护衬底102的表面，能使上层的支承可靠。另外，反应抑制层104能形成在衬底102上形成的结晶层的初始核。反应抑制层104的厚度可设定为30nm以上且300nm以下。

缓冲层106位于比元件形成层108更靠衬底102侧的位置，产生将元件形成层108与衬底102之间的应力抵消的应力。缓冲层106例如具有反复层叠由第1层106a及第2层106b形成的双层叠层106c而成的多层层叠结构。通过这样的多层层叠结构，产生压缩应力，结果，缓冲层106作为减小半导体衬底100整体的翘曲的应力产生层而发挥功能。缓冲层106还作为将衬底102与元件形成层108之间电绝缘的绝缘层而发挥功能。

第1层106a例如由块状结晶的晶格常数为a1的第iii族氮化物结晶形成，第2层106b例如由块状结晶的晶格常数为a2(a1＜a2)的第iii族氮化物结晶形成。双层叠层106c的重复数例如可以为2～500。通过将双层叠层106c多次层叠，能增大缓冲层106所产生的压缩应力。另外，可通过双层叠层106c的层叠数来容易地控制缓冲层106所产生的压缩应力的大小。此外，通过将双层叠层106c多次层叠，能进一步提高由第1层106a带来的耐电压的提高。

本实施方式中，示例了反复多次层叠双层叠层106c而成的结构的缓冲层106，但也可不反复多次层叠双层叠层106c，这种情况下，单一的双层叠层106c构成缓冲层106。缓冲层106可以是由除了第1层106a及第2层106b之外还包含块状结晶的晶格常数为a3(a2＜a3)的第3结晶层的三层叠层形成的结构。或者，缓冲层106可以形成为块状结晶的晶格常数随着距衬底102的距离由近及远地变化而连续地变大或阶梯状地变大的渐变(graded)结晶层。此外，缓冲层106也可以形成为反复多次层叠三层叠层或渐变结晶层而成的多层层叠结构。

作为第1层106a，可例举alqga1-qn(0.9≤q≤1)，作为第2层106b，可例举alpga1-pn(0≤p≤0.3)。第1层106a的厚度可以为1nm以上且20nm以下，优选大于5.0nm且小于20nm。第2层106b的厚度可以为5nm以上且300nm以下，优选为10nm以上且300nm以下。

元件形成层108是与盖帽层140接触的层，例如具有第1结晶层112及第2结晶层114。可以在元件形成层108上形成晶体管、led(lightemittingdiode，发光二极管)等任意的器件。第2结晶层114的带隙可以大于第1结晶层112的带隙，这种情况下，可在第1结晶层112和第2结晶层114的异质界面附近生成二维载流子气体。这种情况下，可形成以该异质界面的二维载流子(电子)气体为沟道的hemt(highelectronmobilitytransistor，高电子迁移率晶体管)。第2结晶层114可以不仅与第1结晶层112接触，而且相对于第1结晶层112晶格匹配或伪晶格匹配。

第1结晶层112例如为alxga1-xn(0≤x＜1)层，具体而言，可例举gan层。第1结晶层112的厚度可在200～2000nm的范围内选择，例如可设定为800nm。

第2结晶层114例如为alyga1-yn(0＜y≤1、x＜y)层，具体而言，可例举alyga1-yn(0.1＜y≤0.3)层、例如al0.25ga0.75n。第2结晶层114的厚度可在10～100nm的范围内选择，例如可设定为25nm。

盖帽层140为具有结晶性的氮化硅层，并且具有5nm以上的厚度。盖帽层140的厚度可设定为5～550nm的范围，可设定为优选10nm以上、更优选20nm以上、进一步优选40nm以上。

通过使盖帽层140为氮化硅层，能形成不受外延生长的结束阶段中的氢气气氛腐蚀的影响、或者该影响轻微的盖帽层。另外，通过使盖帽层140为氮化硅层，从而除了gan系的盖帽层之外，还能提供多种盖帽层，能提高器件设计的自由度。另外，通过使盖帽层140为具有结晶性、并且具有5nm以上的厚度的层，能提高盖帽层140的厚度的衬底面内均匀性。

需要说明的是，盖帽层140中的结晶性的存在是指盖帽层140的结晶结构进行了有序化，由此推测盖帽层140的膜生长过程处于热平衡状态。热平衡状态下的膜生长与在热非平衡状态下生长的无定形膜不同，对生长参数不敏感，容易保持膜生长的均匀性。因此，盖帽层140的厚度的面内均匀性提高，结果，可期待提高器件制作中的成品率等理想的效果。

此处，“具有结晶性”的概念中，当然包括如单晶、多晶那样原子或分子在三维空间具有严密的周期性的情况，即使在不具有严密的周期性的情况下，呈现一定程度的周期性这样的情况也被包括在内。例如包括在电子衍射图像中观察到斑点图案(空间结构的有序化)这样的情况。反之，“具有结晶性”的概念中不包括在电子衍射图像中仅观察到晕图案这样的无序状态(无定形状态)。

反应抑制层104、缓冲层106、元件形成层108等氮化物结晶层120可利用常规的mocvd(metalorganicchemicalvapordeposition，金属有机化学气相沉积)法形成。例如，利用mocvd法形成的层为aln层、algan层及gan层时，可使用三甲基铝(al(ch3)3)及三甲基镓(ga(ch3)3)作为第iii族原料气体，可使用氨(nh3)作为氮原料气体。生长温度可在1100℃～1260℃的范围内选择，第v族原料气体相对于第1ii族原料气体的流量比即v/iii比可在160～5000的范围内选择。对于形成的层的厚度而言，例如，由预实验中得到的生长速度算出与设计厚度对应的生长时间，可通过生长时间来控制厚度。

盖帽层140例如可利用热cvd(thermalchemicalvapordeposition，热化学气相沉积)法形成。可使用例如硅烷(sih4)或乙硅烷(si2h6)作为si原料气体，可使用氨(nh3)作为氮原料气体。生长温度可在1000～1260℃的范围内选择。对于形成的层的厚度而言，例如，由预实验中得到的生长速度算出与设计厚度对应的生长时间，可通过生长时间来控制厚度。上述的mocvd或热cvd中，可以除了使用原料气体之外还使用载气，作为载气，可例举氢气、氮气。

在与盖帽层140接触的元件形成层108上形成场效应晶体管的情况下，即，在第1结晶层112和第2结晶层114的异质界面形成二维载流子气体、这些结晶层作为晶体管的活性层而发挥功能的情况下，盖帽层140可形成为下述层：其是具有结晶性的氮化硅层，并且具有将场效应晶体管的栅极包埋的厚度以上的厚度。

(实施方式2)

图2为在实施方式1中说明的半导体衬底100上形成有场效应晶体管的电子器件200的截面图。电子器件200被形成在具有衬底102、缓冲层106、第1结晶层112、第2结晶层114及盖帽层140的半导体衬底上，具有场效应晶体管的栅极结构或与氮化物结晶层120(尤其是形成二维电子气202的第1结晶层112及第2结晶层114及其界面)连接的布线结构，栅极结构或布线结构的高度小于盖帽层140的厚度。需要说明的是，连接不仅包括机械连接、物理连接，还包括电连接。

即，电子器件200的场效应晶体管具有栅极绝缘膜204、栅电极206、栅极盖帽层208、侧壁210、源极·漏极区域212，作为栅极结构的栅极绝缘膜204和栅电极206的总高度h小于盖帽层140的厚度d。这是通过与栅极结构的对比而相对地规定了盖帽层140的厚度，起到与实施方式1同样的效果。另外，本实施方式中，通过使盖帽层140的厚度d为栅极结构的高度h以上，能使盖帽层140作为层间绝缘层发挥功能，并且，能容易地进行晶体管形成后的层间膜的平坦化。结果，可期待要在上层形成的布线层、第2层间绝缘层、第3布线层......等的形成变得容易的效果。认为在微细化已有进展的情况下，其效果更显著，重要度增加。

图3～图5是说明电子器件200的制造工序的截面图。如图3所示，利用与实施方式1中所说明的同样的方法，形成具有衬底102、缓冲层106、第1结晶层112、第2结晶层114及盖帽层140的半导体衬底。此处，将盖帽层140的厚度设为d。在第1结晶层112与第2结晶层114的界面形成二维电子气202。

如图4所示，在盖帽层140上形成槽300，形成成为栅电极206及栅极盖帽层208的被膜后，对其进行图案化，形成栅电极206及栅极盖帽层208。

如图5所示，使用栅极盖帽层208作为掩模，对槽300的底部的盖帽层140进行蚀刻，形成成为侧壁210的被膜后，对其进行各向异性蚀刻，形成侧壁210。

使用栅极盖帽层208及侧壁210作为掩模，利用例如离子注入法，在槽300的底部的第1结晶层112及第2结晶层114上形成源极·漏极区域212。通过这种方式，形成图2的电子器件200。

(实施例)

使用以(111)面为主面的直径为150mm的si晶圆作为衬底102，形成反应抑制层104、缓冲层106及元件形成层108。作为反应抑制层104，形成设计厚度为150～160nm的aln层。作为缓冲层106，通过反复层叠由设计厚度为5nm的aln层(第1层106a)及设计厚度为28nm的algan层(第2层106b)形成的aln/algan层叠结构(双层叠层106c)而形成。作为元件形成层108，形成设计厚度为800nm的gan层(第1结晶层112)及设计厚度为25nm的algan层(第2结晶层114)。使algan层(第2结晶层114)的al组成为0.25。进而，作为盖帽层140，形成厚度为110nm的si3n4层。

在反应抑制层104、缓冲层106及元件形成层108(aln层、algan层及gan层)的形成中，使用mocvd法，使用三甲基铝及三甲基镓作为第iii族原料气体，使用氨作为氮原料气体。将生长温度设定为1100～1260℃的范围。第v族原料气体相对于第iii族原料气体的流量比即v/iii比在160～3700的范围内选择。由于通过由预实验中得到的生长速度算出的生长时间对各层的厚度进行了控制，因此，各层的实际的厚度与设计厚度不同。

在盖帽层140(si3n4层)的形成中，使用热cvd法，使用硅烷作为si原料气体，使用氨作为氮原料气体。将生长温度设定为1000～1260℃的范围。

图6为表示衬底面内的盖帽层140的膜厚分布的图。可知在直径为150mm的衬底整个面上，厚度在108.6±10.9nm的范围内，膜厚均匀性良好。

图7为表示盖帽层140的电子衍射图像的图。未观测到晕图案，而观测到大量的斑点(亮点)，因此，观察到结构的周期性，可知有序化得以进展。

附图标记说明

100...半导体衬底

102...衬底

104...反应抑制层

106...缓冲层

106a...第1层

106b...第2层

106c...双层叠层

108...元件形成层

112...第1结晶层

114...第2结晶层

120...氮化物结晶层

140...盖帽层

200...电子器件

202...二维电子气

204...栅极绝缘膜

206...栅电极

208...栅极盖帽层

210...侧壁

212...源极·漏极区域

300...槽