一种沟槽肖特基二极管的结构及其制造方法与流程

本发明涉及一种肖特基二极管结构，尤其涉及一种沟槽肖特基二极管的结构。

本发明还涉及一种沟槽肖特基二极管的制造方法。

背景技术：

沟槽肖特基二极管是采用沟槽结构的夹断效果来实现较高的耐压，同时可以降低表面电场强度，使用更低功函数的势垒金属，达到更优的正向压降和高温特性。但是沟槽结构会浪费势垒面积，如果采用更小的沟槽宽度，一方面工艺实现难度非常大，小沟槽里面很难填充多晶硅，并且容易形成空洞；另一方面，太小的沟槽宽度，不利于沟槽夹断。目前的沟槽肖特基二极管的沟槽结构采用条栅平行式结构，可以有较好的沟槽夹断效果，但是浪费了较多的势垒面积。

图4所示，沟槽肖特基二极管是在沟槽1’中生长栅氧化层5’，然后填充多晶硅6’，通过多晶硅-栅氧-硅这种MOS结构,当在背面衬底层3’逐渐增加高电压的时候，沟槽侧壁会感应出正电荷，与外延层4’中的负电荷达到电荷平衡效果，可以有效改善电场集中度，达到夹断效果。

图1是常规沟槽肖特基二极管的有源区俯视图，相邻沟槽1’之间为势垒区2’。图4是沟槽肖特基二极管的沟槽夹断原理图。但是这种沟槽肖特基二极管的势垒区是在两个沟槽之间的区域才会形成，沟槽区会占用势垒区面积，过大的沟槽区会浪费势垒区域，影响正向压降和电流能力。过小的沟槽区对于工厂光刻工艺能力要求较高，同时对于多晶硅填充工艺要求较高，容易形成空洞，不能形成致密的多晶硅。

因此，需要提供一种新的技术方案来解决上述问题。

技术实现要素：

针对肖特基二极管, 超低正向压降和超低漏电一直是未来绿色节能的趋势，常规的沟槽肖特基二极管可以比普通平面型肖特基二极管具有更低的正向压降和漏电，更低温升，本发明要解决的技术问题是提供一种改进的沟槽肖特基二极管的结构，可以有效提高单位势垒面积，具有比普通沟槽肖特基更低的正向压降，更低的温升，可以广泛应用于充电器和适配器等电源应用。

本发明还提供一种沟槽肖特基二极管的制造方法。

为解决上述技术问题，本发明的一种沟槽肖特基二极管的结构，它包括沟槽和势垒区，沟槽为分段式沟槽结构或点状式沟槽结构，势垒区位于各分段式分布或点状分布的沟槽周边。

分段式沟槽结构的纵向沟槽间距需要小于或者等于横向沟槽间距；纵向沟槽长度需大于横向沟槽宽度；横向沟槽宽度的范围为0.4-2um之间, 横向沟槽间距的范围为1-3um之间。

点状式沟槽结构的相应沟槽间距都是相同的, 沟槽形状为圆形或正方形；沟槽宽度范围为0.4-2um之间,沟槽间距范围为1-3um之间。

一种沟槽肖特基二极管的结构的制造方法，包括以下步骤：

（1）在外延层上生长热氧化层或者淀积绝缘层，厚度为4000-7000埃；

（2）沟槽光刻，并做选择性腐蚀热氧化层或绝缘层，去除剩余光刻胶，沟槽光刻线宽在0.4-0.8um；

（3）沟槽蚀刻，去除剩余热氧化层或绝缘层，沟槽深度范围为1-4um之间；

（4）高温生长牺牲氧化层，去除牺牲氧化层；

（5）高温生长栅氧化层，栅氧化层厚度范围为1000-5000埃，多晶硅淀积，多晶硅厚度为6000-12000埃；

（6）多晶硅淀积后再蚀刻，淀积绝缘层，绝缘层厚度在5000-10000埃；

（7）接触孔光刻并做选择性接触孔腐蚀，去除剩余光刻胶；

（8）清洗待溅射势垒区，溅射势垒金属并高温快速退火；

（9）淀积正面金属层，正面金属光刻并腐蚀，去除剩余光刻胶；

（10）减薄背面金属层，淀积背面金属层。

本发明的有益效果：本发明的分段式沟槽结构或点状式沟槽结构，沟槽区不会多占用势垒区面积，极大的提高单位势垒面积，减少了沟槽区域的浪费，有效的降低了正向压降，提高了电流能力。

附图说明

图1是常规沟槽肖特基二极管的有源区俯视图。

图2是分段式沟槽肖特基二极管的有源区俯视图。

图3是点状元胞式沟槽肖特基二极管的有源区俯视图。

图4是沟槽肖特基二极管的沟槽夹断原理图。

图5是外延层上生长热氧化层的示意图。

图6是沟槽光刻并选择性蚀刻示意图。

图7是沟槽蚀刻示意图。

图8是栅氧化、多晶硅填充示意图。

图9是栅氧化，多晶硅填充示意图。

图10是淀积绝缘层的示意图。

图11是接触孔光刻示意图。

图12是势垒区形成和正面金属溅射的示意图。

图13是正面金属光刻和腐蚀的示意图。

图14是背面金属形成的示意图。

1、沟槽，2、势垒区，3、衬底层，4、外延层，5、栅氧化层，6、多晶硅，7、热氧化层，8、绝缘层，9、正面金属层，10、背面金属层。

具体实施方式

为了加深对本发明的理解，下面将结合实施例对本发明作进一步详述，该实施例仅用于解释本发明，并不构成对本发明的保护范围的限定。

图1所示的沟槽肖特基二极管的势垒区是在两个沟槽之间的区域形成，沟槽区会占用势垒区面积。为了解决这个势垒有效面积和工艺难度之间的矛盾，沟槽排布结构，图2和图3所示。

图2是分段式沟槽肖特基二极管的有源区俯视图。沟槽为分段式分布，势垒区2位于各分段式分布的沟槽1周边。分段式沟槽结构纵向沟槽间距A需要小于或者等于横向沟槽间距B；纵向沟槽长度C需大于横向沟槽宽度D；横向沟槽宽度D的范围为0.4-2um之间, 横向沟槽间距B的范围为1-3um之间。

图3是点状元胞式沟槽肖特基二极管的有源区俯视图。沟槽为点状分布，势垒区2位于各点状分布的沟槽1周边。点状式沟槽结构相应沟槽间距A都是相同的,沟槽形状为圆形或者正方形；沟槽宽度的范围为0.4-2um之间,沟槽间距A的范围为1-3um之间。

本发明一种沟槽肖特基二极管的制造方法，包括以下步骤：

（1）图5所示，在外延层4上生长热氧化层7，热氧化层7的厚度为4000-7000埃，热氧化层7温度 900-100℃；也可以在外延层4上淀积绝缘层8，绝缘层8采用低压四乙氧基硅烷，绝缘层8的厚度为4000-7000埃，绝缘层8温度600-700℃；

（2）图6所示，沟槽1光刻，并做选择性腐蚀热氧化层7或者绝缘层8，去除剩余光刻胶，沟槽1光刻线宽在0.4-0.8um；

（3）图7所示，沟槽1蚀刻，去除剩余热氧化层7或绝缘层8，沟槽1深度范围为1-4um之间；

（4）图8所示，高温生长牺牲氧化层，去除牺牲氧化层，牺牲氧化层厚度在500-1500埃；牺牲氧化层的目的是为了去除沟槽干法蚀刻硅损伤层；

（5）图9所示，高温生长栅氧化层5，栅氧化层5厚度范围为1000-5000埃，多晶硅6淀积，多晶硅6的厚度在6000-12000埃；主要为了填充质量更好，保证中心和边缘平坦性；

（6）多晶硅6淀积后再蚀刻，去除表面多余的多晶硅；

（7）图10所示，淀积绝缘层8，绝缘层厚度在5000-10000埃;

（8）图11所示，接触孔光刻并做选择性接触孔腐蚀，去除剩余光刻胶；

（9）图12所示，清洗待溅射势垒区，溅射势垒金属并高温快速退火；这样能够形成质量较好的势垒金属层；

（10）图13所示，淀积正面金属层9，正面金属光刻并腐蚀，去除剩余光刻胶；

（11）图14所示，减薄背面金属层，淀积背面金属层10。

上述势垒金属可以选用钛、铬、镍或铂。

目前的沟槽肖特基二极管的沟槽结构采用条栅平行式结构，浪费了较多的势垒面积, 条栅平行式结构的沟槽宽度较小, 第(5)步的栅氧化层厚度较薄, 如果沟槽太小，很难填充多晶硅，并且容易形成空洞，也不利于沟槽夹断。

本发明提出一种分段式沟槽结构或元胞式沟槽结构，通过在外延层4上生长热氧化层7或绝缘层8，处理沟槽1，高温生长栅氧化层5，多晶硅6淀积后再蚀刻，再形成势垒区，针对相同电压的产品,本发明的分段式沟槽结构和点状式沟槽结构，其（横向）沟槽宽度的范围为0.4-2um之间，（横向）沟槽间距1-3um，会比条栅平行式结构沟槽宽度大10%-15%，沟槽间距小10%-15%, 栅氧化层厚度厚5%-10%左右，一方面随着沟槽宽度的增加, 更利于沟槽区域多晶硅的填充和工艺控制，另一方面, 因为沟槽间距的缩小，沟槽间电荷数量减少，栅氧化层厚度增加，可以更有效的在沟槽侧壁感应电荷，这个都可以更有效的形成沟槽夹断效果，减小漏电，提升产品可靠性和高温特性。

本发明的沟槽结构有效提高单位势垒面积，具有比普通沟槽肖特基更低的正向压降，更低的温升，提高了电流能力，可以广泛应用于充电器和适配器等电源应用。