半导体器件及其形成方法与流程

本发明涉及半导体技术领域，尤其涉及一种半导体器件及其形成方法。

背景技术：

随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展。器件作为最基本的半导体器件，目前正被广泛应用，传统的平面器件对沟道电流的控制能力变弱，产生短沟道效应而导致漏电流，最终影响半导体器件的电学性能。

为了克服器件的短沟道效应，抑制漏电流，现有技术提出了鳍式场效应晶体管(finfet)，鳍式场效应晶体管是一种常见的多栅器件，鳍式场效应晶体管的结构包括：位于半导体衬底表面的鳍部和隔离层，所述隔离层覆盖部分所述鳍部的侧壁，且隔离层表面低于鳍部顶部；位于隔离层表面，以及鳍部的顶部和侧壁表面的栅极结构；位于所述栅极结构两侧的鳍部内的源区和漏区。

然而，现有的半导体器件的形成方法所形成的半导体器件性能较差。

技术实现要素：

本发明解决的技术问题是提供一种半导体器件及其形成方法，能够优化半导体器件的性能。

为解决上述技术问题，本发明提供一种半导体器件的形成方法，包括：提供半导体衬底，所述半导体衬底上具有第一鳍部和横跨所述第一鳍部的第一栅极结构；在第一栅极结构两侧的第一鳍部侧壁和顶部表面形成第一掺杂层，所述第一掺杂层内具有第一掺杂离子；进行第一退火处理，使得第一掺杂层中的第一掺杂离子进入鳍部，在第一鳍部内形成第一轻掺杂区；

可选的，还包括：形成所述第一掺杂层之前，在第一栅极结构侧壁形成保护侧墙；所述保护侧墙的形成方法包括：在半导体衬底上形成初始保护层，所述初始保护层覆盖第一栅极结构侧壁和顶部表面以及第一鳍部的侧壁和顶部表面；去除第一栅极结构两侧的第一鳍部侧壁和顶部的初始保护层，在第一栅极结构侧壁形成保护侧墙。

可选的，还包括：第一退火处理后，在第一栅极结构和保护侧墙两侧的第一鳍部内形成第一源漏掺杂层。

可选的，所述第一源漏掺杂层的形成方法包括：第一退火处理后，在第一栅极结构和保护侧墙两侧的第一鳍部中形成第一凹槽；在第一凹槽内形成第一源漏掺杂层。

可选的，所述源漏掺杂层的形成方法还包括：第一退火处理后，形成所述第一凹槽前，回刻蚀所述第一掺杂层，在第一鳍部侧壁形成第一牺牲层；形成所述第一牺牲层后，去除第一栅极结构和保护侧墙两侧的第一鳍部形成第一凹槽，第一凹槽的侧壁暴露出所述第一牺牲层；在第一凹槽中形成第一源漏掺杂层；形成第一源漏掺杂层后，去除所述第一牺牲层。

可选的，形成所述第一掺杂层的工艺包括沉积工艺；在第一掺杂层内掺杂所述第一掺杂离子的工艺为原位掺杂工艺。

可选的，当所述第一栅极结构用于形成n型器件，所述第一掺杂层的材料包括氧化硅、氮化硅；所述第一掺杂离子为n型离子，所述第一掺杂离子包括磷离子或砷离子。

可选的，所述第一掺杂层的厚度为10埃～50埃，

可选的，所述第一掺杂离子为磷离子，所述第一掺杂层中含磷离子的浓度为1.0e18atm/cm³～1.0e21atm/cm³。

可选的，当所述第一栅极结构用于形成p型器件时，所述第一掺杂层的材料包括氧化硅、氮化硅；所述第一掺杂离子为p型离子，所述第一掺杂离子包括硼离子、bf^2-离子或铟离子。

可选的，所述第一掺杂层的厚度为20埃～80埃。

可选的，所述第一掺杂离子为硼离子，所述第一掺杂层中含硼离子的浓度为1.0e19atm/cm³～2.5e22atm/cm³。

可选的，所述第一退火处理的参数包括：所述退火处理的温度范围为900摄氏度～1100摄氏度，所述退火处理的时间为0秒～20秒，所述退火处理的利用的气体为氮气，所述氮气的流量范围为10sccm～1000sccm。

可选的，所述半导体衬底包括第一区域和第二区域，第一区域和第二区域所形成的半导体器件的类型相反；第一鳍部和第一栅极结构位于半导体衬底第一区域，半导体衬底第二区域还具有第二鳍部，所述第二鳍部上具有横跨第二鳍部的第二栅极结构。

可选的，所述初始保护层还位于第二鳍部侧壁和顶部表面以及第二栅极结构侧壁和顶部表面，形成保护侧墙后，所述初始保护层位于第二区域上的部分成为保护层。

可选的，去除第一栅极结构两侧第一鳍部侧壁和顶部的初始保护层的方法包括：在初始保护层上形成第一图形化层，所述第一图形化层暴露出半导体衬底第一区域的位置；以所述第一图形化层为掩膜回刻蚀所述初始保护层，直至暴露出第一鳍部和第一栅极结构的顶部表面，在第一栅极结构侧壁和第一鳍部侧壁形成初始保护侧墙；形成初始保护侧墙后，在所述第一鳍部、第一栅极结构、第二鳍部和第二栅极结构上形成第二图形化层；所述第二图形化层暴露出第一鳍部侧壁的初始保护侧墙的位置，以所述第二图形化层为掩膜，刻蚀去除第一鳍部侧壁的初始保护侧墙，暴露出第一栅极结构和保护侧墙两侧第一鳍部侧壁和顶部表面。

可选的，在第一区域上形成第一源漏掺杂层后，还包括在第二区域上形成第二源漏掺杂层，所述第二源漏掺杂层的形成步骤包括：去除所述第一牺牲层后，在第一鳍部、第一栅极结构、第一源漏掺杂层、第二鳍部和第二栅极结构上形成第二保护层；去除第二区域上第二栅极结构两侧的第二鳍部侧壁和顶部的第二保护层；去除第二区域上第二栅极结构两侧的第二鳍部侧壁和顶部的第二保护层后，在第二栅极结构两侧的第二鳍部侧壁和顶部表面形成第二掺杂层，所述第二掺杂层具有第二掺杂离子；对所述第二掺杂层和第二鳍部进行第二退火处理，使得所述第二掺杂层中的第二掺杂离子进入第二鳍部内形成第二轻掺杂区；第二退火处理后，在第二栅极结构两侧的第二鳍部中形成第二凹槽，在第二凹槽内形成第二源漏掺杂层。

本发明还提供一种采用上述任意一项方法形成的半导体器件。

与现有技术相比，本发明实施例的技术方案具有以下有益效果：

本发明技术方案中，通过在第一栅极结构两侧的第一鳍部上形成第一掺杂层，所述第一掺杂层内具有第一掺杂离子，通过第一退火处理驱动所述第一掺杂离子扩散进入第一鳍部以形成第一轻掺杂区。由于第一掺杂离子是无序的扩散，各个方向的运动都有，所以可以形成靠近第一栅极结构的第一轻掺杂区。第一退火处理是由热驱动第一掺杂离子进行的无序的扩散，第一掺杂离子携带的能量比较小，对第一鳍部造成的损伤较小，同时热退火可以修复第一鳍部内的损伤缺陷，改善第一鳍部内的晶格状态，从而提高器件的性能。

附图说明

图1至图16是本发明一实施例的半导体器件的形成方法的结构示意图。

具体实施方式

如背景技术所述，随着半导体器件的密度提高，尺寸缩小，半导体器件性能仍有待提高。

一种半导体器件的形成方法，包括：提供半导体衬底，半导体衬底上具有若干鳍部；在所述半导体衬底上形成隔离结构，所述隔离结构覆盖鳍部部分侧壁；在所述鳍部上形成横跨所述鳍部的栅极结构，所述栅极结构覆盖部分鳍部侧壁和顶部表面；在所述栅极结构两侧形成第一侧墙，所述第一侧墙覆盖栅极结构侧壁；形成第一侧墙后，对所述鳍部形成轻掺杂区离子注入，形成轻掺杂区，形成轻掺杂区后，在所述栅极结构和第一侧墙侧壁形成第二侧墙，在所述栅极结构和第二侧墙两侧形成凹槽；在凹槽中外延形成源漏掺杂层。

然而，所述方法形成的半导体器件的性能较差，在上述实施例中，随着半导体技术的发展，鳍部宽度方向的尺寸越来越小，直接对暴露出的鳍部轻掺杂区进行离子注入，离子注入的能量轰击容易使得鳍部的部分晶格由单晶态变成非晶态，原子排布由规则排布变成无序状态，对所述鳍部造成损伤；同时，退火处理的热效应能够在完整晶格的单晶态为主导的情况下，没有受到离子注入的鳍部为单晶态，以该单晶态鳍部为基础对非晶态的鳍部进行重结晶，由于鳍部太小，离子轰击后使得大部分鳍部的晶格由单晶态变成非晶态，单晶态偏少的情况下重结晶能力有限，无法重结晶形成晶格结构整齐的鳍部，从而使得鳍部的损伤无法完全修复，会造成漏电等缺陷。

为了解决上述技术问题，本发明技术方案通过在鳍部上形成掺杂层，通过固态源掺杂的方式实现对鳍部轻掺杂区的离子掺杂，使得器件性能得到提升。

为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图1至图16是本发明一实施例中半导体器件形成过程的结构示意图。

请参考图1和图2，图2中i区为图1沿m-m1方向的剖面图，图2中对ii区为图3沿m2-m3方向的剖面图，提供半导体衬底200。

所述半导体衬底200包括第一区域i和第二区域ii，所述第一区域i的半导体衬底200上具有第一鳍部211，所述第二区域ii的半导体衬底200上具有第二鳍部212。所述半导体衬底200上还具有隔离结构201，所述隔离结构201覆盖第一鳍部211和第二鳍部212部分侧壁。

所述第一区域i用于形成p型器件时，第二区域ii用于形成n型器件，所述第一区域i用于形成n型器件时，所述第二区域ii用于形成p型器件。

本实施例中，所述第一区域i用于形成n型鳍式场效应晶体管，第二区域ii用于形成p型鳍式场效应晶体管。

所述半导体衬底200的材料包括硅、锗、锗化硅、砷化镓、铟镓砷等半导体材料，其中硅材料包括单晶硅、多晶硅或非晶硅。所述半导体衬底200还能够是绝缘体上半导体结构，所述绝缘体上半导体结构包括绝缘体及位于绝缘体上的半导体材料层，所述半导体材料层的材料包括硅、锗、锗化硅、砷化镓、铟镓砷等半导体材料。

本实施例中，所述半导体衬底200的材料为单晶硅。

本实施例中，所述第一鳍部211和第二鳍部212通过图形化所述半导体衬底200而形成。在其它实施例中，可以是：在所述半导体衬底上形成鳍部材料层，然后图形化所述鳍部材料层，从而形成所述第一鳍部211和第二鳍部212。

本实施例中，所述第一鳍部211和第二鳍部212的材料为单晶硅。在其它实施例中，所述第一鳍部211和第二鳍部212的材料为单晶锗硅或者其它半导体材料。

所述隔离结构201的形成步骤包括：在所述衬底200上形成初始隔离膜(未图示)，所述初始隔离膜覆盖所述第一鳍部211和第二鳍部212的顶部表面；平坦化所述初始隔离膜，直至露出第一鳍部211和第二鳍部212顶部的表面；回刻蚀所述初始隔离膜，暴露出所述第一鳍部211和第二鳍部212的部分侧壁，形成隔离结构201。所述隔离结构201用于电学隔离第一鳍部211和第二鳍部212。

所述初始隔离膜的材料包括氧化硅或氮化硅。

在本实施例中，所述初始隔离膜的材料为氧化硅；回刻蚀后所述初始隔离膜的厚度是所述第一鳍部211和第二鳍部212高度的1/4～1/2。所述初始隔离膜的形成工艺为流体化学气相沉积工艺(flowablechemicalvapordeposition，简称fcvd)。

在其他实施例中，所述初始隔离膜还能够采用等离子体增强化学气相沉积工艺(pecvd)或者高深宽比化学气相沉积工艺(harp)。

所述平坦化工艺为化学机械抛光工艺(cmp)；在本实施例中，所述化学机械抛光工艺以直至暴露出所述第一鳍部211和第二鳍部212的顶部表面为止。

本实施例中，所述隔离结构201的材料为氧化硅。

请参考图3，图3和图2剖面方向一致，在所述半导体衬底200第一区域i上形成横跨第一鳍部211的第一栅极结构221，第一栅极结构221横跨第一鳍部211且覆盖第一鳍部211的部分顶部表面和部分侧壁表面；在半导体衬底200第二区域ii上形成横跨第二鳍部212的第二栅极结构222，第二栅极结构222横跨第二鳍部212且覆盖第二鳍部212的部分顶部表面和部分侧壁表面。

本实施例中，第一栅极结构221包括横跨第一鳍部211的第一栅介质层、位于第一栅介质层上的第一栅电极层以及位于第一栅电极层顶部的第一栅保护层。第二栅极结构222包括横跨第二鳍部212的第二栅介质层、位于栅介质层上的第二栅电极层以及位于第二栅电极层顶部的第二栅保护层。其他实施例中，不形成第一栅保护层和第二栅保护层。

本实施例中，第一栅介质层和第二栅介质层的材料为氧化硅，所述第一栅电极层和第二栅电极层的材料为多晶硅。所述第一栅保护层和第二栅保护层的材料为氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。

本实施例中，所述第一栅极结构221和第二栅极结构222作为伪栅结构，后续会形成高k金属栅来替代伪栅结构。其他实施例中，所述第一栅极结构221和第二栅极结构222作为器件的栅极结构。

请参考图4，形成第一栅极结构221和第二栅极结构222后，在第一栅极结构221的侧壁形成第一侧墙231，在第二栅极结构222的侧壁形成第二侧墙232。

所述第一侧墙231保护所述第一栅极层侧壁，第二侧墙232保护第二栅极层侧壁。

所述第一侧墙231和第二侧墙232的形成步骤包括：在所述隔离结构201第一鳍部211、第一栅极结构221、第二鳍部212和第二栅极结构222上形成第一侧墙材料层，所述第一侧墙材料层覆盖所述第一鳍部211的部分侧壁表面和部分顶部表面、所述第一栅极结构221的侧壁和顶部表面、第二鳍部212的部分侧壁表面和部分顶部表面以及所述第二栅极结构222的侧壁和顶部表面；回刻蚀所述第一侧墙材料层，直至暴露出所述第一鳍部211、第二鳍部212、第一栅保护层和第二栅保护层的顶部表面，在第一鳍部211上形成覆盖于所述第一栅极结构221侧壁的第一侧墙231，在第二鳍部212上形成覆盖于所述第二栅极结构222侧壁的第二侧墙232。

所述第一侧墙材料层的形成工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺中的一种或多种组合。

所述第一侧墙材料层的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。

本实施例中，所述第一侧墙材料层的形成工艺为化学气相沉积工艺。所述第一侧墙231和第二侧墙232的材料为氮化硅。

参考图5和图6，图5与图4剖面方向一致，图6为图5沿n-n1方向的剖面图，形成第一侧墙231和第二侧墙232之后，在所述隔离结构201第一鳍部211、第一栅极结构221、第二鳍部212和第二栅极结构222上形成初始保护层240。

本实施例中，第一区域i和第二区域ii所形成的器件不同，在第一区域i上形成n型鳍式场效应晶体管过程中，所述初始保护层240用于形成保护层保护第二区域ii上的第二栅极结构222和第二鳍部212，同时在第一栅极结构221侧壁形成保护侧墙保护第一栅极结构221。

所述初始保护层240的材料包括：氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。

形成初始保护层240的工艺为沉积工艺，如原子层沉积工艺或等离子体化学气相沉积工艺。

本实施例中，所述初始保护层240的材料为氮化硅。

所述初始保护层240的厚度为20埃～200埃。

所述初始保护层240的厚度大于200埃，形成的保护侧墙241厚度较厚，后续第一轻掺杂区距离沟槽区较远，第一掺杂离子需要横向扩散的距离较远，不利于第一轻掺杂区的形成；所述初始保护层240的厚度小于20埃，后续形成的源漏掺杂层和沟道区距离太短，短沟道效应明显。

所述初始保护层240的工艺为原子层沉积工艺，所述原子层沉积工艺的参数包括：采用的气体为sih2cl2和nh3的混合气体，混合气体的流量为1500sccm～4000sccm，压强为1mtorr～10mtorr，温度为200摄氏度～600摄氏度，沉积次数为30次～300次。

请参考图7和图8，图7与图5剖面方向一致，图8为图7沿n-n1方向的剖面图，所述初始保护层240形成之后，去除第一区域i中第一栅极结构221两侧的第一鳍部211侧壁和顶部表面的初始保护层240，在第一栅极结构221侧壁形成保护侧墙241。

去除第一栅极结构221两侧的第一鳍部211侧壁和顶部的保护层的步骤包括：回刻蚀第一区域i上的初始保护层240，在第一栅极结构221和第一鳍部211侧壁形成初始保护侧墙；形成初始保护侧墙后，去除第一鳍部211侧壁的初始保护侧墙，暴露出第一栅极结构221两侧第一鳍部211侧壁和顶部表面，同时在第一栅极结构221侧壁形成保护侧墙241。

所述保护侧墙241定义了后续形成的第一源漏掺杂层的位置，同时能够保护第一栅极结构221。

回刻蚀第一区域i上的初始保护层240的步骤包括：在初始保护层240上形成第一图形化层(未图示)，所述第一图形化层暴露出半导体衬底第一区域i的位置，以所述第一图形化层(未图示)为掩膜刻蚀所述初始保护层240，暴露出第一栅极结构221顶部表面和第一鳍部211顶部表面，在第一鳍部211侧壁和第一栅极结构221侧壁形成初始保护侧墙。

回刻蚀第一区域i上的初始保护层240工艺为干法刻蚀工艺，所述干法刻蚀工艺参数包括：采用的气体包括cf4气体、ch3f气体和o2，cf4气体的流量为5sccm～100sccm，ch3f气体的流量为8sccm～50sccm，o2的流量为10sccm～100sccm，腔室压强为10mtorr～2000mtorr，射频功率为50w～300w，电压为30v～100v，时间为4秒～50秒。

去除第一鳍部211侧壁的初始保护侧墙的步骤包括：在所述第一鳍部211、第一栅极结构221、第二鳍部212和第二栅极结构222上形成第二图形化层(为图示)，第二图形化层暴露出第一鳍部211侧壁的初始保护侧墙的位置；以所述第二图形化层为掩膜刻蚀去除第一鳍部211侧壁的初始保护侧墙，暴露出隔离结构201的顶部表面。

去除第一鳍部211侧壁的初始保护侧墙的工艺为干法刻蚀工艺，所述干法刻蚀工艺参数包括：采用的气体包括ch3f气体、n2和o2，ch3f气体的流量为8sccm～50sccm，n2气体的流量为200sccm，o2的流量为10sccm，腔室压强为10mtorr～200mtorr，射频功率为100w，电压为30v～100v，时间为4秒～50秒。

去除第一栅极结构221两侧的第一鳍部211侧壁和顶部的初始保护层的过程中，第二区域ii上的初始保护层240未被出去，成为第二区域ii上的保护层242。

本实施例中，第一区域i和第二区域ii所形成的半导体器件的类型不同，在形成第一区域i的半导体器件的过程中，初始保护层成为第二区域ii上形成保护层，保护第二鳍部和第二栅极结构。其他实施例中，第一区域i和第二区域ii所形成的半导体器件的类型相同时，不需要在第二区域ii上形成保护层，形成第一区域i上的半导体器件的过程中，也形成第二区域ii上的半导体器件。

请参考图9和图10，图9与图7剖面方向一致，图10为图9沿n-n1方向的剖面图，去除第一区域i中第一栅极结构221和保护侧墙241两侧的第一鳍部211侧壁和顶部表面的初始保护层240后，在第二区域ii上的保护层242表面、第一区域i上的隔离结构201、第一鳍部211、第一栅极结构221上形成第一掺杂层204。所述第一掺杂层204覆盖第一鳍部221的部分侧壁和顶部表面。

所述第一掺杂层204具有第一掺杂离子。

当所述第一栅极结构221用于形成p型器件，所述第一掺杂层204的材料包括氧化硅、氮化硅；所述第一掺杂离子为p型离子，所述第一掺杂离子包括硼离子、bf^2-离子或铟离子。

当所述第一栅极结构221用于形成n型器件，所述第一掺杂层204的材料包括氧化硅、氮化硅；所述第一掺杂离子为n型离子，第一掺杂离子包括磷离子或砷离子。

本实施例中，所述第一区域i用于形成n型鳍式场效应晶体管。所述第一鳍部221的材料为硅，所述第一掺杂层204的材料为氧化硅，所述第一掺杂离子为磷离子。

所述第一掺杂层204的厚度为10埃～50埃。所述第一掺杂层204中含磷离子的浓度为1.0e18atm/cm³～1.0e21atm/cm³。

所述第一掺杂层204的形成工艺包括：化学气相沉积工艺或原子层沉积工艺。

本实施例中，采用化学气相沉积工艺形成所述第一掺杂层204，所述化学气相沉积工艺的参数为：采用含si和o的有机前驱体气体，在温度为200摄氏度～700摄氏度，压强为5mtorr～50torr的条件下，通入ph3气体，ph3的流量为20sccm～5000sccm，工艺次数为5次～100次。

其他实施例中，所述第一区域i用于形成p型鳍式场效应晶体管。所述第一鳍部221的材料为硅，所述第一掺杂层206的材料为氧化硅，所述第一掺杂离子为硼离子。

所述第一掺杂层204的厚度为20埃～80埃。所述第一掺杂层204中含硼离子的剂量为1.0e19atm/cm³～2.5e22atm/cm³。

采用化学气相沉积工艺形成所述第一掺杂层204，所述化学气相沉积工艺的参数为：采用含si和o的有机前驱体气体，在温度为200摄氏度～700摄氏度，压强为5mtorr～50torr的条件下，通入bh3气体，bh3的流量为10sccm～2000sccm，工艺次数为5次～100次。

所述第一掺杂层204中第一掺杂离子的浓度过低，无法满足形成第一轻掺杂区的离子浓度需求；所述第一掺杂层204第一掺杂离子的浓度过高，第一掺杂离子横向扩散距离过大，进入鳍部沟道区的第一掺杂离子数量过多，容易导通，不利于器件性能。

由于通过原位掺杂工艺使所述第一掺杂层204内掺杂有第一掺杂离子，后续对所述第一掺杂层204和第一鳍部211进行退火处理，退火处理中的热动力驱动第一掺杂离子进入第一鳍部211，由于离子的扩散是无序运动，所述第一掺杂离子也会扩散进入位于第一栅极结构221侧壁的第一侧墙231和保护侧墙241下方的第一鳍部211形成第一轻掺杂区。由于第一掺杂离子通过扩散运动进入第一鳍部211，不会对第一鳍部211的晶格产生影响，对第一鳍部211的损伤较小，同时可以修复第一鳍部211的晶格损伤，从而使器件的性能得到提升。

请参考图11，图11与图9剖面方向一致，形成第一掺杂层204后，对第一鳍部221进行第一退火处理，使得第一掺杂层204内的第一掺杂离子进入第一鳍部211内形成第一轻掺杂区。

第一退火处理用于驱动第一掺杂层204中的第一掺杂离子进入第一鳍部211，由于第一掺杂离子是无序的扩散，各个方向的运动都有，所以可以形成靠近第一栅极结构221的第一轻掺杂区。第一退火处理是由热驱动第一掺杂离子进行的无序的扩散，第一掺杂离子携带的能量比较小，对第一鳍部211造成的损伤较小，同时热退火可以修复第一鳍部211内的损伤缺陷，改善第一鳍部211内的晶格状态，从而提高器件的性能。

所述第一退火处理可以为快速热退火，激光退火、峰值退火或炉管退火。本实施例中，所述第一退火处理为快速热退火。所述退火处理的温度范围为900摄氏度～1100摄氏度，所述退火处理的时间为0秒～20秒，所述退火处理的利用的气体为氮气，所述氮气的流量范围为10sccm～1000sccm。

在一个实施例，采用激光退火，所述退火处理的温度范围在1000℃～1350℃之间，所述退火处理时间在40毫秒～100毫秒。

所述第一退火处理，时间较短，对第一鳍部211的损伤较小，同时温度较高，足够第一掺杂离子扩散进入到第一栅极结构底部的第一鳍部211内，形成第一轻掺杂区，同时可以修复第一鳍部211的晶格损伤，改善第一鳍部211内的晶格状态，从而提高器件的性能。

参考图12，图12与图10剖面方向一致，第一退火处理后，回刻蚀所述第一掺杂层204，在第一鳍部221侧壁形成第一牺牲层251。

回刻蚀所述第一掺杂层204，还在第二鳍部222侧壁的保护层241侧壁形成第二牺牲层252。

所述第一牺牲层251还位于第一栅极结构221侧壁，第二牺牲层252还位于第二栅极结构222的侧壁。

所述第一牺牲层251，限制了后续形成的第一源漏掺杂层261底部的生长方向，使得所述第一源漏掺杂层261底部沿第一鳍部211宽度方向上的尺寸较小，后续形成的第一源漏掺杂层261在沿第一鳍部211宽度方向上生长速率较慢，在第一鳍部211宽度较小的情况下，避免相邻的源漏掺杂层相接处，从而造成漏电，影响器件的性能。

回刻蚀所述第一掺杂层204的工艺为各向异性的干法刻蚀，所述干法刻蚀参数包括：采用的气体包括ch4气体、chf3气体，ch4气体的流量为8sccm～500sccm，chf3气体的流量为30sccm～200sccm，腔室压强为10mtorr～2000mtorr，射频功率为100w～1300w，电压为80v～500v，时间为4秒～50秒。

参考图13，形成第一牺牲层251后，在第一栅极结构221和保护侧墙241两侧的第一鳍部211中形成第一凹槽205。

所述第一凹槽205为后续形成第一源漏掺杂层261提供空间。

具体的，刻蚀第一栅极结构221和保护侧墙241两侧的第一鳍部211，在第一鳍部211内形成第一凹槽205，所述第一牺牲层251位于第一凹槽205侧壁。

刻蚀第一栅极结构221和保护侧墙241两侧的第一鳍部211，在第一鳍部211内形成第一凹槽205的工艺为干法刻蚀工艺，所述工艺参数包括：第一阶段采用cf4和h2气体的混合气体，cf4流量为10sccm～30sccm，h2流量为10sccm～30sccm，时间为7s，温度为70摄氏度；第二阶段采用包括ch3f气体、o2和he的混合气体，ch3f流量为60sccm～200sccm，o2流量为50sccm～115sccm，he流量为50sccm～200sccm，时间为5秒～100s，温度为35摄氏度～75摄氏度。

请参考图14，形成第一凹槽205形成后，在第一凹槽205内形成第一源漏掺杂层261。

形成所述第一源漏掺杂层261的工艺为外延生长工艺。在外延生长形成第一源漏掺杂层261的过程中，还包括对所述第一源漏掺杂层261进行原位掺杂，所述掺杂离子为第一源漏离子。

当所述第一栅极结构用于形成p型器件时，第一源漏掺杂层261的材料包括掺杂有第一源漏掺杂离子的硅锗，第一源漏掺杂离子的导电类型为p型；当所述第一栅极结构用于形成n型器件时，第一源漏掺杂层261的材料包括掺杂有第一源漏掺杂离子的硅，第一源漏掺杂离子的导电类型为n型。

本实施例中，所述第一区域i用于形成n型器件，所述第一源漏掺杂层261的材料为掺杂有磷离子的硅，所述第一源漏离子为磷离子。

其实施例中，所述第一区域i用于形成p型器件，所述第一源漏掺杂层261的材料为掺杂有硼离子的硅锗，所述第一源漏离子为硼离子。

请参考图15，形成第一源漏掺杂层261后，去除第一鳍部211侧壁的第一牺牲层251。

本实施例中，去除第一鳍部211侧壁的第一牺牲层251同时也去除第二鳍部212侧壁的保护层242侧壁的第二牺牲层252。其他实施例中，也可以不去除第二鳍部212侧壁的保护层242侧壁的第二牺牲层252。

去除第一鳍部211侧壁的第一牺牲层251的工艺为湿法刻蚀工艺，所述湿法刻蚀工艺的参数包括：采用的气体包括nh3气体、nf3气体和he，nh3气体的流量为200sccm～500sccm，nf3气体的流量为20sccm～200sccm，he的流量为600sccm～2000sccm，压强为2torr～10torr，时间为20秒～100秒。

参考图16，在第一区域i上形成第一源漏掺杂层261后，在第二区域ii上形成第二源漏掺杂层262。

所述第二源漏掺杂层262的形成步骤包括：去除所述第一牺牲层251后，在第一鳍部211、第一栅极结构221、第一源漏掺杂层261、第二鳍部212和第二栅极结构222上形成第二保护层；去除第二区域ii上第二栅极结构222两侧的第二鳍部212侧壁和顶部的第二保护层；去除第二区域ii上第二栅极结构222两侧的第二鳍部212侧壁和顶部的第二保护层后，在第二栅极结构222两侧的第二鳍部212侧壁和顶部表面形成第二掺杂层，所述第二掺杂层具有第二掺杂离子；对所述第二掺杂层和第二鳍部212进行第二退火处理，使得所述第二掺杂层中的第二掺杂离子进入第二鳍部内形成第二轻掺杂区；第二退火处理后，在第二栅极结构两侧的第二鳍部中形成第二凹槽，在第二凹槽内形成第二源漏掺杂层。

相应的，本实施例还提供一种采用上述方法形成的半导体器件。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。