本发明涉及半导体激光器，特别是一种端面刻蚀半导体激光器的制备方法。
背景技术：
随着光纤通信的快速发展，单模和高速直调激光器成为未来光通信领域里的主流光器件，是长距离和大容量光纤通信的关键器件。其广泛应用在短距离数据中心、有线电视等领域。
dfb（distributedfeedbacklasersemiconductorlaser）激光器，即为分布反馈式半导体激光器，通过在激光器内部制备周期性分布的光栅对光进行耦合和选模，实现单模输出。通常dfb激光器在工作时，存在腔面的fp模式和dfb模式的竞争，为了降低fp模式的增益，提高dfb的单模良率，现有技术通常在出光端面采用蒸镀高透膜的方法，通常要求高透膜在宽温度范围内实现均匀的低反射率，这对镀膜的要求较高。
技术实现要素：
有鉴于此，本发明的目的是提出一种端面刻蚀半导体激光器的制备方法，采用刻蚀和腐蚀的方法形成倾斜的激光器出光腔面，降低了腔面的反射率，从而有效抑制fp模式的谐振，提高了单纵模出光的成品率。
本发明采用以下方案实现：一种端面刻蚀半导体激光器的制备方法，具体包括以下步骤：
步骤s1：采用光通信波段inp基半导体激光器外延片作为所述端面刻蚀半导体激光器一次外延片；本发明的外延片采用合理的波导和有源区结构，提高增益，降低损耗；
步骤s2：对步骤s1中的一次外延片进行全息光栅制备以及再生长；
步骤s3：采用湿法腐蚀工艺制备半导体激光器的脊型波导，接着采用干法刻蚀脊型波导形成出光端面，接着采用湿法腐蚀出光端面修复损伤层，形成倾斜的出光端面；
步骤s4：进行半导体激光器的后续制作，得到完整的端面刻蚀半导体激光器。
进一步地，步骤s1具体包括以下步骤：
步骤s11：在n-inp衬底上，通过mocvd技术外延生长n-inp缓冲层；
步骤s12：在所述n-inp缓冲层上生长禁带宽度和折射率渐变的ingaasp下波导层；其中该层的折射率和禁带宽度呈线性变化，靠近有源区禁带宽度越窄折射率越大；
步骤s13：在所述ingaasp下波导层上生长ingaasp多量子阱有源层；采用该材料系能有效提高量子阱导带和势垒的能量差，提高载流子限制能力，并提高芯片高温下的注入效率，提高其特征温度；
步骤s14：在所述ingaasp多量子阱有源层上生长ingaasp上波导层；该层禁带宽度和折射率变化与下波导层类似；
步骤s15：在所述ingaasp上波导层上依次生长低掺杂的第一p-inp过渡层与第一p-ingaasp过渡层；
步骤s16：在所述第一p-ingaasp过渡层上生长低掺杂的p-inp空间层；
步骤s17：在所述p-inp空间层上生长p-ingaasp光栅层；
步骤s18：在所述p-ingaasp光栅层上生长p-inp保护层，完成一次外延片的生长。
进一步地，所述步骤s2具体包括以下步骤：
步骤s21：采用hcl腐蚀掉所述一次外延片的表面inp保护层并匀胶；
步骤s22：光刻，采用双光束全息方法制备均匀光栅，并采用hbr：hno3：h2o溶液腐蚀形成周期均匀光栅；
步骤s23：对步骤s22得到的光栅表面进行清洗处理，并将其放入mocvd外延炉中在光栅上依次生长第二p-inp过渡层、第二p-ingaasp过渡层、p-ingaas重掺杂层，其中所述p-ingaas重掺杂层作为电接触层，掺杂浓度为2×1019cm-3。
进一步地，所述步骤s3具体包括以下步骤：
步骤s31：采用沉积法制备sio2介质层，并采用光刻技术形成脊型结构的波导；
步骤s32：通过干法刻蚀工艺，采用ch4：h2rie刻蚀步骤s31得到的脊型结构的波导形成刻蚀的出光端面；
步骤s33：通过湿法腐蚀，采用br2：h2o腐蚀液对出光端面再次进行腐蚀修复损伤层，形成具有一定倾斜角度的出光端面，有效降低了腔面的反射率。
进一步地，所述步骤s4具体为：依次对脊型波导区域进行开孔、p面金属镀膜、物理研磨减薄、n面金属镀膜、合金、解离、出光和背光端面蒸镀光学膜操作，完成芯片的制作。该步骤为常规的rwg激光器工艺流程。
与现有技术相比，本发明有以下有益效果：本发明采用干法刻蚀结合湿法腐蚀的方法来形成激光器的出光端面；采用倾斜的出光端面来抑制腔面模式的反馈，降低激光器工作时多模的谐振，由于倾斜的出光端面使得fp在腔面反馈的增益减小，从而降低了对镀膜条件的要求，提高了单模出光的成品率。
附图说明
图1为本发明实施例中含光栅的外延结构示意图。
图2为本发明实施例中半导体激光器脊型的侧面图。
图3为本发明实施例中半导体激光器表面图。
图中，1为n-inp衬底，2为n-inp缓冲层，3为ingaasp下波导层，4为多量子阱有源层，5为ingaasp上波导层，6为第一p-inp过渡层，7为第一p-ingaasp过渡层，8为p-inp空间层，9为光栅层，10为inp光栅覆盖层，11为第二p-inp过渡层，12为第二p-ingaasp过渡层，13为重掺杂p-ingaas电接触层，14为倾斜的出光端面，15为背光端面，16为激光器出光脊型刻蚀区域，17为激光器p面电极。
具体实施方式
下面结合附图及实施例对本发明做进一步说明。
本实施例提供了一种端面刻蚀半导体激光器的制备方法，具体包括以下步骤：
步骤s1：采用光通信波段inp基半导体激光器外延片作为所述端面刻蚀半导体激光器一次外延片；本发明的外延片采用合理的波导和有源区结构，提高增益，降低损耗；
步骤s2：对步骤s1中的一次外延片进行全息光栅制备以及再生长；
步骤s3：采用湿法腐蚀工艺制备半导体激光器的脊型波导，接着采用干法刻蚀脊型波导形成出光端面，接着采用湿法腐蚀出光端面修复损伤层，形成倾斜的出光端面；
步骤s4：进行半导体激光器的后续制作，得到完整的端面刻蚀半导体激光器。
在本实施例中，步骤s1具体包括以下步骤：
步骤s11：在两英寸n-inp衬底上，通过mocvd技术（金属有机化学汽相沉积）外延生长1μm的n-inp缓冲层；
步骤s12：在所述n-inp缓冲层上生长禁带宽度和折射率渐变的60nm的ingaasp下波导层；其中该层的折射率和禁带宽度呈线性变化，靠近有源区禁带宽度越窄折射率越大；
步骤s13：在所述ingaasp下波导层上生长5对周期为15nm的ingaasp多量子阱有源层；采用该材料系能有效提高量子阱导带和势垒的能量差，提高载流子限制能力，并提高芯片高温下的注入效率，提高其特征温度；
步骤s14：在所述ingaasp多量子阱有源层上生长60nm的ingaasp上波导层；该层禁带宽度和折射率变化与下波导层类似；
步骤s15：在所述ingaasp上波导层上依次生长低掺杂的80nm的第一p-inp过渡层与20nm的第一p-ingaasp过渡层，能够降低掺杂层对载流子和光场的损耗，提高增益；
步骤s16：在所述第一p-ingaasp过渡层上生长低掺杂的30nm的p-inp空间层；
步骤s17：在所述p-inp空间层上生长30nm的p-ingaasp光栅层；
步骤s18：在所述p-ingaasp光栅层上生长10nm的p-inp保护层，完成一次外延片的生长。
其中，上、下波导层在折射率和禁带宽度上采用线性变化，靠近有源区折射率增加起到光波导的作用，禁带宽度变小起到对载流子的限制作用。
在本实施例中，所述步骤s2具体包括以下步骤：
步骤s21：采用hcl腐蚀掉所述一次外延片的表面inp保护层并匀胶；
步骤s22：光刻，采用双光束全息方法制备均匀光栅，并采用hbr：hno3：h2o溶液在0℃温度下进行搅拌腐蚀形成周期均匀光栅；
步骤s23：去除步骤s22得到的光栅表面的光刻胶和介质层，进行koh和hf溶液的清洗处理，然后用异丙醇清洗，去离子水冲洗，氮气吹干，并将其放入mocvd外延炉中在光栅上依次生长1.5μm的光栅覆盖层与第二p-inp过渡层、50nm的第二p-ingaasp过渡层、200nm的p-ingaas重掺杂层，其中所述p-ingaas重掺杂层作为电接触层，掺杂浓度为2×1019cm-3。
在本实施例中，所述步骤s3具体包括以下步骤：
步骤s31：采用pecvd沉积法沉积200nm的sio2介质层，光刻，并采用h2so4:h2o2:h2o腐蚀掉样品表面的ingaas层，接着h3po4:hcl腐蚀液腐蚀至p-inp光栅覆盖层，形成脊型波导；去除表面sio2介质层，采用pecvd再次沉积350nmsio2钝化层，光刻，形成20μm的开孔端面刻蚀区域；脊型波导上脊宽2.0um，下脊宽1.8um左右，脊型波导的两侧槽宽在15um左右，脊深在1.7μm左右具体芯片结构如图2所示；
步骤s32：通过干法刻蚀工艺，采用ch4：h2rie刻蚀步骤s31得到的脊型结构的波导刻蚀至衬底层，刻蚀深度在3μm，形成刻蚀的出光端面；
步骤s33：通过湿法腐蚀，采用br2：h2o腐蚀液在室温下对出光端面再次进行搅拌腐蚀修复损伤层，形成具有一定倾斜角度的出光端面，腐蚀时间为30s左右，有效降低了腔面的反射率。
在本实施例中，所述步骤s4具体为：依次对脊型波导区域进行开孔、p面金属镀膜、物理研磨减薄、n面金属镀膜、合金、解离、出光和背光端面蒸镀光学膜操作，完成芯片的制作。更具体为：去除表面sio2介质层，再次生长400nm的sio2钝化层，接着采用常规rwg激光器进行后续工艺，依次进行解个区的光刻，脊型波导上介质层开孔；对脊型上表面进行处理，放入电子束蒸发腔体蒸发p面金属ti/pt/au（500/1000/3000å）；物理研磨减薄n型层至厚度在110um左右，下片进行背面处理，电子束蒸发n面金属ti/pt/au（500/2000/3000å），在420℃温度下合金55s，解离成bar条，夹条镀膜，采用al2o3做为出光面保护膜，采用si/al2o3/si/al2o3高透膜实现反射率90%左右，完成芯片制备。
具体外延结构示意图如图1所示，芯片脊型结构如图2所示，芯片的表面图如图3所示。
以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。