本发明涉及半导体技术领域，更具体地，涉及一种自组装纳米级金属岛状掩膜的制备方法。
背景技术：
纳米柱阵列LED器件是指发光体为纳米级别的柱体阵列组成的LED器件。由于发光体纳米级别的效应，纳米柱阵列LED器件有更高的内量子效率，更高的光萃取率和更高的调制带宽,这使得纳米柱阵列LED器件对比传统的LED器件有明显的优势。
纳米柱GaN发光体的制备，主要可以分为直接生长和刻蚀成型两种方向。其中刻蚀成型方法需要制作纳米阵列图形的掩膜，用于GaN纳米柱刻蚀。制作纳米阵列图形的掩膜的常用方法，有电子束曝光、自组装纳米岛、纳米压印、激光全息相干曝光等方法。其中自组装纳米岛掩膜是当中成本最低的方法。其工作原理是，覆盖在样品表面的金属薄层在高温退火处理后，自发团聚收缩成相互间隔的纳米级的金属小岛，可以作为掩膜使用。但是由于退火自发成型的金属纳米岛的间隔和大小的随机性很强，要得到效果较好的阵列掩膜，其工艺要求十分高，不适合大规模生产。
技术实现要素：
本发明的目的是提供一种自组装纳米级金属岛状掩膜的制备方法，本发明的方法可以有效地控制金属纳米岛的大小与间隔，降低工艺难度要求，提高产品的一致性。
为解决上述技术问题，本发明采用的技术方案是：一种自组装纳米级金属岛状掩膜的制备方法，其中，包括如下步骤：
S1. 在待加工样品表面覆盖一层预铺膜层，预铺膜层的厚度为5~200nm；
S2. 在预铺膜层上制作一层金属薄层，金属薄层的厚度为3~20nm；
S3. 快速高温热处理使金属薄层转化为纳米级的金属岛状分布，成为掩膜。
由于受到预铺膜层的表面形貌，晶格排列，以及分子力的影响，经快速高温热处理后的纳米级的金属岛尺寸与间隔会因此而不同。可以通过控制预铺膜层的材料、生长环境，改变预铺膜层的形貌特征，从而改变纳米级金属岛状掩膜的效果。
进一步的，所述步骤S1中，预铺膜层为SiO2、SiNx、ITO或ZnO的透明薄膜。
进一步的，所述步骤S1中，待加工样品为Si、GaN、GaAs、GaP或Al2O3半导体材料。
进一步的，所述步骤S2中，金属薄层由Ni、Ag、Al和Au的单金属材料或合金材料制成。
进一步的，所述步骤S1中，预铺膜层的制作方法采用的是金属化学气相沉积（MOCVD）或 等离子体增强化学气相沉积（PECVD），且预铺膜层在高温环境下其表面形貌不会受到破坏。
进一步的，采用金属化学气相沉积（MOCVD）制作的预铺膜层为多晶薄膜，表面形貌成多晶纳米结构形貌。
进一步的，采用等离子体增强化学气相沉积（PECVD）制作的预铺膜层为非晶薄膜，表面形貌平坦。
进一步的，所述步骤S2中，金属薄层的制作方法采用的是电子束蒸发、热蒸发或者磁控溅射。
进一步的，所述步骤S3中，快速高温热处理的工艺条件是：温度600~1000℃，时间0.5~5min，气氛：氮气或氩气等惰性气体。
本发明中，使用PECVD的方法沉积10~200nm的SiO2薄膜作为预铺膜层时，由于SiO2的非晶结构，可制作出尺寸300~700纳米的纳米级金属岛。使用MOCVD的方法沉积10~200nm的ITO薄膜作为预铺膜层时，控制ITO多晶体的晶粒大小，可制作出尺寸小于300nm的纳米级金属岛。使用MOCVD的方法沉积10~200nm的ZnO薄膜作为预铺膜层时，控制ZnO多晶体的晶粒大小，可制作出尺寸小于100nm的金属纳米岛。
与现有技术相比，本发明的有益效果：
本发明的方法可以有效地控制纳米级金属岛的大小与间隔，降低工艺难度要求，提高产品的一致性。
附图说明
图1是本发明的制备方法中步骤2得到的待加工样品表面结构示意图。
图2是本发明的制备方法中步骤3得到的待加工样品表面结构示意图。
图3是本发明实施例1中形成纳米级金属岛状掩膜的效果图。
图4是本发明实施例1中使用形成的纳米级金属岛状掩膜对GaN进行Cl2的ICP蚀刻的蚀刻效果图。
图5是本发明实施例2中形成纳米级金属岛状掩膜的效果图。
图6是本发明实施例2中使用形成的纳米级金属岛状掩膜对GaN进行Cl2的ICP蚀刻的蚀刻效果图。
图7是本发明实施例3中形成纳米级金属岛状掩膜的效果图。
图8是本发明实施例3中使用形成的纳米级金属岛状掩膜对GaN进行Cl2的ICP蚀刻的蚀刻效果图。
具体实施方式
附图仅用于示例性说明，不能理解为对本专利的限制；为了更好说明本实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；对于本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。附图中描述位置关系仅用于示例性说明，不能理解为对本专利的限制。
实施例1
如图1和图2所示，一种自组装纳米级金属岛状掩膜的制备方法，其中，包括如下步骤：
S1. 在待加工样品1表面覆盖一层预铺膜层2，预铺膜层2的厚度为5~200nm；具体的，用PECVD在GaN半导体材料上沉积SiO2预铺膜层，SiO2预铺膜层的厚度为5~200nm；
S2. 在预铺膜层上制作一层金属薄层3，金属薄层3的厚度为3~20nm；具体的，用电子束蒸镀在SiO2预铺膜层上蒸镀Ni金属薄层，Ni金属薄层的厚度为3~20nm；
S3. 快速高温热处理使金属薄层转化为纳米级的金属岛状分布，成为掩膜4；具体的，氮气氛围下，GaN半导体材料上的Ni金属薄层在800℃下快速高温热处理60s，形成纳米级金属岛状掩膜。
本实施例中，形成纳米级金属岛状掩膜的效果如图3所示。使用该掩膜对GaN进行Cl2的ICP蚀刻，可得到图4的蚀刻效果。
实施例2
如图1和图2所示，一种自组装纳米级金属岛状掩膜的制备方法，其中，包括如下步骤：
S1. 在待加工样品1表面覆盖一层预铺膜层2，预铺膜层2的厚度为5~200nm；具体的，用MOCVD在GaN半导体材料上沉积ITO预铺膜层，ITO预铺膜层的厚度为5~200nm；
S2. 在预铺膜层上制作一层金属薄层3，金属薄层3的厚度为3~20nm；具体的，用电子束蒸镀在ITO预铺膜层上蒸镀Ni金属薄层，Ni金属薄层的厚度为3~20nm；
S3. 快速高温热处理使金属薄层转化为纳米级的金属岛状分布，成为掩膜4；具体的，氮气氛围下，GaN半导体材料上的Ni金属薄层在800℃下快速高温热处理60s，形成纳米级金属岛状掩膜。
本实施例中，形成纳米级金属岛状掩膜的效果如图5所示。使用该掩膜对GaN进行Cl2的ICP蚀刻，可得到图6的蚀刻效果。
实施例3
如图1和图2所示，一种自组装纳米级金属岛状掩膜的制备方法，其中，包括如下步骤：
S1. 在待加工样品1表面覆盖一层预铺膜层2，预铺膜层2的厚度为5~200nm；具体的，用MOCVD在GaN半导体材料上沉积ZnO预铺膜层，ZnO预铺膜层的厚度为5~200nm；
S2. 在预铺膜层上制作一层金属薄层3，金属薄层3的厚度为3~20nm；具体的，用电子束蒸镀在ZnO预铺膜层上蒸镀Ni金属薄层，Ni金属薄层的厚度为3~20nm；
S3. 快速高温热处理使金属薄层转化为纳米级的金属岛状分布，成为掩膜4；具体的，氮气氛围下，GaN半导体材料上的Ni金属薄层在800℃下快速高温热处理60s，形成纳米级金属岛状掩膜。
本实施例中，形成纳米级金属岛状掩膜的效果如图7所示。使用该掩膜对GaN进行Cl2的ICP蚀刻，可得到图8的蚀刻效果。
显然，本发明的上述实施例仅仅是为了清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明权利要求的保护范围之内。