本发明涉及平板显示技术领域,尤其涉及一种应用于半导体器件的电极结构及其制备方法，还涉及一种包含所述半导体器件的阵列基板。
背景技术
平板显示装置具有机身薄、省电、无辐射等众多优点，得到了广泛的应用。现有的平板显示装置主要包括液晶显示装置(liquidcrystaldisplay，lcd)及有机电致发光显示装置(organiclightemittingdisplay，oled)。薄膜晶体管(thinfilmtransistor，tft)阵列基板是是平板显示装置的重要组成部分，可形成在玻璃基板或塑料基板上。
随着显示面板的分辨率升高和尺寸的增大，信号延迟现象将更加严重，降低布线电阻成为一项迫切的需求。铜(cu)的导电性仅次于银(ag)，而且原材料价格低廉，被认为是最有希望的低电阻率布线材料，现有技术中已有使用铜作为阵列基板上的布线材料，例如是使用铜作为阵列基板上的薄膜晶体管的栅电极、源电极和漏电极等。
然而，使用铜作为阵列基板上的布线材料，其面临的一个问题是：现有的阵列基板的工艺中，在沉积形成铜薄膜层之后，对铜薄膜层进行黄光制程和刻蚀制程时，铜薄膜层都是暴露在空气中，表层的铜会有部分被氧化。具体地，将铜薄膜层暴露在空气当中超过30min时，其表面电阻率会升高30％以上，从而会导致布线电阻升高，降低器件的信号传输性能。进一步地，铜薄膜层的厚度越大，其晶粒就会越大，表面粗糙度增大，晶粒的间隙也随之变大，由此在后续的其他制程中，会有部分o2和h2o沿着晶粒的间隙渗透到膜层内部，加速表层铜膜的氧化。另外，铜薄膜层的表层被氧化后产生的cuox及cu(oh)x会导致静电释放(electro-staticdischarge，esd)现象，对器件造成损坏。
因此，在使用铜作为阵列基板上的布线材料时，例如用于作为电极材料，如何避免铜薄膜层的表层被氧化是业内需要解决的问题。
技术实现要素：
有鉴于此，本发明提供了一种电极结构及其制备方法，使用铜作为作为电极材料并且可以避免铜薄膜层的表层被氧化的问题，其主要应用于半导体器件中，可以提升半导体器件的信号传输能力。
为了实现上述目的，本发明采用了如下的技术方案：
一种电极结构，其包括形成在衬底上的铜金属层，其中，所述铜金属层自上表面起的第一深度范围内掺杂有第一金属离子，所述第一金属离子与铜晶粒通过金属键结合形成铜合金层；所述第一深度小于所述铜金属层的厚度，所述第一金属离子为具有耐腐蚀性并且离子半径小于铜晶粒间隙的金属离子。
其中，所述第一金属离子选自镍离子、钨离子和钽离子中的一种或两种以上。
其中，所述第一深度的大小为
其中，所述铜金属层和所述衬底之间设置有连接金属层。
其中，所述连接金属层的材料为钼或钛或两者的组合。
其中，所述连接金属层的厚度为
其中，所述铜金属层的厚度为
本发明提供了如上所述的电极结构的制备方法，其包括：
提供衬底并在所述衬底上沉积形成所述铜金属层；
应用离子注入工艺向所述铜金属层的所述第一深度范围内注入所述第一金属离子；
应用真空退火工艺对所述铜金属层进行退火处理，使所述第一金属离子与铜晶粒通过金属键结合形成所述铜合金层。
其中，所述真空退火工艺，退火温度为200℃～400℃，退火时间为10min～120min。
本发明还提供了一种阵列基板，其包括衬底基板以及阵列设置于所述衬底基板上的薄膜晶体管，所述薄膜晶体管包括栅电极、半导体有源层、源电极和漏电极，其中，所述栅电极、源电极和漏电极中的至少一个采用了如上所述的电极结构。
本发明实施例中提供的电极结构及其制备方法，使用铜作为电极结构的导电功能层，实现了使用较为廉价的材料来提升电极的导电性能。其中，应用离子注入工艺从铜金属层的上表面注入(注入深度小于铜金属层的厚度)具有耐腐蚀性的第一金属离子，并且应用真空退火工艺使得第一金属离子与铜晶粒通过金属键结合形成铜合金层，由此可以有效地避免铜金属层的表层被氧化的问题。另外，第一金属离子是离子半径小于铜晶粒间隙的金属离子，其可以填充在铜金属层的铜晶粒间隙之间，可以阻止o2和h2o沿着铜晶粒间隙渗透到铜金属层内部，避免铜金属层被氧化，由此也可以制备厚度更大的铜金属层，进一步提升电极结构的导电性能。所述电极结构应用于阵列基板上的半导体器件中，可以提升半导体器件的信号传输能力。
附图说明
图1是本发明实施例1提供的电极结构的结构示意图；
图2a至图2d本发明实施例1提供的电极结构的制备方法中，各个步骤对应获得的器件结构的示例性图示；
图3本发明实施例2提供的阵列基板的的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明的具体实施方式进行详细说明。这些优选实施方式的示例在附图中进行了例示。附图中所示和根据附图描述的本发明的实施方式仅仅是示例性的，并且本发明并不限于这些实施方式。
在此，还需要说明的是，为了避免因不必要的细节而模糊了本发明，在附图中仅仅示出了与根据本发明的方案密切相关的结构和/或处理步骤，而省略了与本发明关系不大的其他细节。
实施例1
本实施例提供了一种电极结构，如图1所示，所述电极结构1包括形成在衬底10上的铜金属层30，使用铜作为电极结构的导电功能层。其中，所述铜金属层30自上表面30a起的第一深度h范围内掺杂有第一金属离子，所述第一金属离子与铜晶粒通过金属键结合形成铜合金层40。所述铜金属层30的上表面30a是指所述铜金属层30的背离所述衬底10的表面，所述第一深度h小于所述铜金属层30的厚度d。具体地，所述第一金属离子为具有耐腐蚀性并且离子半径小于铜晶粒间隙的金属离子，所述第一金属离子可以是选自镍(ni)离子、钨(w)离子和钽(ta)离子中的一种或两种以上。
在本实施例中，如图1所示，为了使得所述铜金属层30与所述衬底10更好地结合，防止所述铜金属层30从所述衬底10上脱离，所述铜金属层30和所述衬底10之间设置有连接金属层20。所述连接金属层20的材料可以选择为钼(mo)或钛(ti)或两者的组合。其中，所述衬底10为绝缘衬底，可以是玻璃或其他绝缘材质的衬底，例如siox或sinx。需要说明的是，当所选择的衬底10与铜金属层30具有良好的结合力时，所述连接金属层20可以省略。
在本实施例中，所述第一金属离子选择为镍(ni)离子，所述铜合金层40为铜-镍合金层。镍是具有良好的耐腐蚀性、硬而有延展性并具有铁磁性的金属元素，其导电能力较好，所形成的铜-镍合金层可以有效地防止铜金属层的表层被氧化的问题，提升电极结构的导电性能。另外，镍离子的离子半径较小，其可以更好地填充在铜金属层30以阻止o2和h2o沿着铜晶粒间隙渗透到铜金属层内部，避免铜金属层被氧化。当然，所述第一金属离子选择为钨离子或钽离子也可以取得相近的效果，只是选择为镍离子时其效果更佳。
其中，所述铜合金层40的厚度由所述第一深度h的大小决定，所述第一深度h的大小可以设置为
其中，所述连接金属层20的厚度可以设置为
如背景技术中所述的，当铜薄膜层的厚度越大时，其晶粒就会越大，表面粗糙度增大，晶粒的间隙也随之变大，由此在后续的其他制程中o2和h2o也更加容易地沿着晶粒的间隙渗透到膜层内部，加速表层铜膜的氧化。而本实施例中，由于所述第一金属离子为具有耐腐蚀性并且离子半径小于铜晶粒间隙的金属离子，所述第一金属离子可以填充在铜金属层的铜晶粒间隙之间，阻止o2和h2o沿着铜晶粒间隙渗透到铜金属层内部，避免铜金属层被氧化。因此，在其他条件相同的前提下，本实施例中的电极结构可以设置厚度更大的铜金属层，进一步提升电极结构的导电性能。在本实施例中，所述铜金属层30的厚度d优选设置为
本实施例还提供了如上所述的电极结构的制备方法，下面参阅图2a至图2d介绍所述制备方法的工艺过程。所述制备方法包括步骤：
s10、参阅图2a和2b，提供衬底10并在衬底10上沉积形成铜金属层30。
首先，如图2a所示，在所述衬底10上沉积形成连接金属层20。所述连接金属层20可以是一层或两层以上的金属薄膜层。
然后，如图2b所示，在所述连接金属层20沉积形成所述铜金属层30。
其中，需要说明的是，所述连接金属层20主要是为了使得所述铜金属层30和所述衬底10更好的结合，因此，当所选择的衬底10与铜金属层30具有良好的结合力时，所述连接金属层20可以省略，此时直接在所述衬底10上沉积形成所述铜金属层30。
s20、参阅图2c，应用离子注入工艺向所述铜金属层30的上表面30a注入所述第一金属离子，在所述铜金属层30的上表面30a以内的第一深度h范围内形成离子掺杂层40a。离子注入的第一深度h需要根据所要形成的合金层厚度具体设定，并且需要满足所述第一深度h小于所述铜金属层30的厚度d。
s30、参阅图2d，应用真空退火工艺对所述铜金属层30进行退火处理，使所述第一金属离子与铜晶粒通过金属键结合，所述离子掺杂层40a转换为铜合金层40，由此，在所述铜金属层30的上表面30a以内的一定深度形成所述铜合金层40，最终获得本实施例所述的电极结构1。
其中，步骤s30中，所述真空退火工艺是在真空退火炉中进行，退火温度可以选择为200℃～400℃，退火时间可以选择为10min～120min。
需要说明的是，所述电极结构1在应用于一些具体的半导体器件时，例如薄膜晶体管，此时需要制备形成为图案化的电极结构，因此，在完成上述步骤s30之后，可以通过光刻工艺将所述电极结构1刻蚀形成图案化的电极结构。
如上实施例提供的电极结构及其制备方法，使用铜作为作为电极材料并且可以避免铜薄膜层的表层被氧化的问题，其主要应用于半导体器件中，可以提升半导体器件的信号传输能力。
实施例2
本实施例提供了一种阵列基板，如图3所示，所述阵列基板包括衬底基板100和设置在所述衬底基板100上的薄膜晶体管200和像素电极400，多个薄膜晶体管200(图3中仅示例性示出了其中的一个)阵列设置于所述衬底基板100上，所述薄膜晶体管200覆设有平坦层300，所述像素电极400形成在所述平坦层300上，每一个所述薄膜晶体管200通过设置在所述平坦层300中的过孔与一个像素电极400电性连接。
其中，所述薄膜晶体管200包括栅电极201、栅极绝缘层202、半导体有源层203、源电极204和漏电极205。具体地，如图3所示，所述栅电极201形成在所述衬底基板100上，所述栅极绝缘层202形成在所述衬底基板100上并覆盖所述栅电极201，所述半导体有源层203形成在所述栅极绝缘层202上并与所述栅电极201相对，所述源电极204和漏电极205相互间隔地形成在所述栅极绝缘层202上，并且所述源电极204和漏电极205分别连接到所述半导体有源层203的两端。其中，所述像素电极400通过设置在所述平坦层300中的过孔电性连接到所述漏电极205。
其中，本实施例中，所述栅电极201、源电极204和漏电极205的具体结构及其制备方法都是采用的本发明实施例1所提供的电极结构及其制备方法。使用铜作为阵列基板上的薄膜晶体管的电极材料，并且所述电极结构中可以避免铜层的表面被氧化，由此提升了阵列基板的信号传输能力，并且也降低了在薄膜晶体管中发生静电释放现象的隐患。
进一步地，对于阵列基板来说，其中还包括扫描线和数据线，所述扫描线通常是与所述栅电极201位于同一结构层中并且是在同一制程中制备形成，所述数据线则是与所述源电极204和漏电极205位于同一结构层中并且是在同一制程中制备形成，此时，所述扫描线和数据线也是与所述电极结构1具有相同的结构膜层，进一步降低了阵列基板中的布线电阻，使得阵列基板具有更好的信号传输能力。
需要说明的是，本实施例中，所述薄膜晶体管200是底栅型的薄膜晶体管，在另外的一些实施例中，所述薄膜晶体管200也可以是设置为其他结构的薄膜晶体管，例如是顶栅型的薄膜晶体管。并且所述薄膜晶体管200可以是仅将栅电极201设置为本发明实施例1所提供的电极结构，或者是仅将源电极204和漏电极205设置为本发明实施例1所提供的电极结构。
另外，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上所述仅是本申请的具体实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。