1.一种在半导体晶片上制作半导体结构的方法，其特征在于，包含：
提供一半导体晶片，具有第一区域、第二区域和晶边区域；
在该第一区域和该第二区域内分别形成第一半导体结构和第二半导体结构；
对该半导体晶片进行一晶边等离子体处理制作工艺，仅仅在该晶边区域内形成阻挡层；以及
进行一硅化金属制作工艺，在该第一区域和该第二区域内形成硅化金属层。
2.如权利要求1所述的方法，其中该第一区域为存储器区域，该第二区域为一周边电路区域。
3.如权利要求2所述的方法，其中该第一半导体结构包含存储单元的存储节点接触结构，该第二半导体结构包含晶体管的源极或漏极接触结构。
4.如权利要求2所述的方法，其中该阻挡层为二氧化硅层。
5.如权利要求1所述的方法，其中该二氧化硅层在该晶边等离子体处理制作工艺时氧化该晶边区域的硅表面所形成的。
6.如权利要求1所述的方法，其中在该晶边等离子体处理制作工艺时，该半导体晶片被置于设置有等离子体禁区(plasmaexclusionzone,pez)环的晶边蚀刻机台中。
7.如权利要求1所述的方法，其中该阻挡层包含氮氧化硅、碳氧化硅、氮化硅或碳化硅。
8.如权利要求1所述的方法，其中该硅化金属制作工艺包含：
在该第一区域和该第二区域内以及该晶边区域内的该阻挡层上全面形成一金属膜；
进行一热制作工艺，仅于该第一区域和该第二区域内形成该硅化金属层；以及
从该第一区域、该第二区域及该晶边区域内的该阻挡层上去除掉未反应的该金属膜。
9.如权利要求1所述的方法，其中该硅化金属层包含硅化钴或硅化镍。
10.如权利要求1所述的方法，其中在完成该硅化金属制作工艺，在该第一区域和该第二区域内形成该硅化金属层之后，该方法另包含：
仅在该第一区域和该第二区域内沉积一导电层；以及
图案化该导电层，在该第一区域内形成一存储节点接垫，在该第二区域内形成一接触插塞及一m0金属层，而在该晶边区域内显露出硅表面。