一种LDMOS器件结构及其制作方法与流程

本发明涉及半导体技术领域。更具体地，涉及一种ldmos器件结构及其制作方法。

背景技术：

横向双扩散金属氧化物半导体场效应晶体管(lateraldoublediffusedmosfet)是一种市场需求大，发展前景广阔的射频功率放大器件。在射频无线通信领域，基站和长距离发射机几乎全部使用硅基ldmos高功率晶体管；此外，ldmos还广泛应用于射频放大器，如hf、vhf和uhf通信领域、脉冲雷达、工业、科学和医疗应用、航空电子和wimaxtm通信系统等领域。

随着ldmos器件尺寸的减小，器件的栅氧厚度、结深、沟道长度的减小，器件在高压环境下，必然会产生高电场区域，mosfet沟道中电场场强增加，载流子这种强电场的作用下将获得很高的能量，这些高能载流子称为“热载流子”。热载流子撞击晶格原子，发生碰撞电离现象，产生次级电子空穴对，其中，部分空穴成为衬底电流，部分载流子可以越过si/sio2势垒，形成栅极电流，在si/sio2处产生界面态和栅氧内产生陷阱，使得器件导致器件性能，如阈值电压、跨导以及线性区/饱和区电流的退化，从而影响器件的使用寿命，甚至导致器件失效。

因此，需要提供一种能够防止热载流子效应的产生、优化漂移区电场分布从而提高器件寿命的ldmos器件结构及其制作方法，从而可以更好地应用于射频电路中以及需要进行高电压控制的电路中。

技术实现要素：

本发明的目的在于提供一种能够防止热载流子效应的产生、优化漂移区电场分布从而提高器件寿命的ldmos器件结构及其制作方法。

为达到上述目的，本发明采用下述技术方案：

一种ldmos器件结构，包括：第一导电类型的衬底，形成在衬底上的第一导电类型的外延层；形成在外延层中的第二导电类型的漂移区；第一导电类型的阱区，自外延层的表面延伸到衬底中；第一导电类型的沟道区，形成在漂移区中并位于漂移区与阱区之间；第二导电类型的源区，位于阱区和沟道区中；以及第二导电类型的漏区，位于漂移区中，位于沟道区上方的栅极，其间形成有栅极绝缘层；其中，自外延层的靠近表面处还形成有沟槽，沟槽部分地覆盖漂移区及沟道区，沟槽填充有氧化物构成的沟槽填充区域。

优选地，第一导电类型为p型，第二导电类型为n型；或者第一导电类型为n型，第二导电类型为p型。

优选地，沟槽的深度为

优选地，ldmos器件结构还包括栅极侧墙，位于栅极两侧。

优选地，栅极包括形成在栅极绝缘层上的多晶硅层和形成在多晶硅层上的金属硅化物层。

优选地，ldmos器件结构还包括：覆盖漂移区表面及栅极表面的介质层；位于绝缘层中部分地覆盖栅极及漂移区的屏蔽环。

本申请的另一方面提供了一种制作ldmos器件结构的方法，方法包括：提供第一导电类型的衬底；在衬底上形成第一导电类型的外延层；在外延层中形成第一导电类型的阱区，阱区自外延层的表面延伸到衬底中；形成沟槽，自外延层的表面向另一表面方向延伸进入外延层；形成填充沟槽的沟槽填充区域，由氧化物构成；在外延层上形成栅极绝缘层；在栅极绝缘层上形成栅极，栅极部分地覆盖沟槽填充区域；在外延层中形成第二导电类型的漂移区和第一导电类型的沟道区；形成第一导电类型的阱区、第二导电类型的源区和漏区，源区位于沟道区和阱区中，漏区位于漂移区中。

优选地，在栅极绝缘层上形成栅极的步骤包括：在栅极绝缘层上形成多晶硅层并刻蚀；以及在多晶硅层上形成金属硅化物层。

优选地，第一导电类型为p型，第二导电类型为n型；或者第一导电类型为n型，第二导电类型为p型。

优选地，沟槽的深度为

本发明的有益效果如下：

本发明所述技术方案提供了一种能够防止热载流子效应的产生、优化漂移区电场分布从而提高器件寿命的ldmos器件结构及其制作方法。

附图说明

下面结合附图对本发明的具体实施方式作进一步详细的说明：

图1为示出根据本申请的示例性ldmos器件结构的剖视图；以及

图2至图14为示出根据本申请的ldmos器件结构的示例性制作方法的逐步示图。

具体实施方式

为了更清楚地说明本发明，下面结合优选实施例和附图对本发明做进一步的说明。附图中相似的部件以相同的附图标记进行表示。本领域技术人员应当理解，下面所具体描述的内容是说明性的而非限制性的，不应以此限制本发明的保护范围。

本实施例提供的ldmos器件结构10包括第一导电类型的衬底101、第一导电类型的外延层103、第二导电类型的轻掺杂的漂移区105、第一导电类型的沟道区107、第一导电类型的阱区109，其中，衬底101的掺杂浓度大于外延层103的掺杂浓度。在轻掺杂的漂移区105中包括第二导电类型的重掺杂的漏区111，漏区111自外延层103的远离衬底101的表面延伸进入漂移区105，ldmos器件结构10还包括第二导电类型的重掺杂的源区113，源区113自外延层103的远离衬底101的表面延伸进入阱区109和沟道区107并部分地覆盖沟道区107和阱区109。

应理解，第一导电类型可以是p型，第二导电类型可以是n型。可选地，第一导电类型可以是n型，第二导电类型可以是p型。本领域技术人员可以根据产品需要选择。

根据本申请的ldmos器件结构10，自外延层103的远离衬底101的表面向另一表面方向形成有沟槽(图2中的115-1未具体表示出)，沟槽部分地覆盖漂移区105和沟道区107，沟槽中填充有氧化物构成的沟槽填充区域115。沟槽填充区域115的存在，能够显著降低沟道区107下方的高电场，尤其是沟道区107与漂移区105之间的尖峰电压，避免热载流子的产生，从而避免器件阈值电压、跨导等性能的退化，从而有效延长了器件的使用寿命。

此外，从图1可以看出，本申请的ldmos器件结构10还包括漏极117、源极119和栅极121(包括121-1和121-2)。栅极121还可以包括多晶硅栅层121-1和金属硅化物层121-2，以使栅极121具有更好的控制性。

在源极119两侧可以形成有硅氧化物材料的栅极侧墙123，以降低漏电流。在栅极的靠近漏极的一侧还可以具有屏蔽环125，屏蔽环125部分地覆盖栅极并部分地覆盖漂移区105。优选地，屏蔽环125可以是金属或合金材料。屏蔽环125利用场板效应降低尖峰电场，从而增加耐压能力，进一步提高热载流子抵抗力。

下面，结合图2至图14描述根据本申请的制造ldmos器件结构10的示例性方法，图2至图14为示出根据本申请的ldmos器件结构10的示例性制作方法的逐步示图。

在本实施例中，为了描述的方便和易于理解，以第一导电类型为p型，第二导电类型为n型为例来阐述本发明的制作方法的实施例。本领域技术人员应理解，当第一导电类型为n型为p型时只要相应的转换离子的类型即可。

在本实施例中，首先见图2中，制备电阻率0.005～0.015cm^-3的重掺杂的p型硅衬底101，在衬底101上生长10¹⁴～10¹⁵cm^-2、厚度为9μm的p型外延层103。在外延层103中形成阱区109，阱区109自外延层103的表面延伸到衬底101中。具体地，对阱区109对应区域进行b离子重掺杂注入，利用一次性1050～1150℃高温推进450～500mins形成p型重掺杂的阱区109。

在图3中，在沟道区107靠近漏端部分进行浅沟槽刻蚀，刻蚀深度形成如图2所示的沟槽115-1。

在图4的步骤中，在外延层103上方生长厚度的氧化层127。

在图5中，通过光刻和干法刻蚀去除外延层103表面上的氧化层127-1，从而形成沟槽填充区域115。

在图6中，第二次生长厚度的氧化层127-2，作为栅极绝缘层。在栅极绝缘层127-2上方积淀并光刻形成厚度为的多晶硅层，光刻及干法刻蚀，形成多晶硅栅层121-1，见图7所示。

在图8中，对漂移区105进行n型轻掺杂，优选地，漂移区浓度可以为10¹²～10¹³cm^-2、能量为50kev～200kev的p离子注入。接下来，形成p型沟道区107，优选地，利用多晶硅栅极自对准进行剂量为10¹²～10¹⁴cm^-2能量为30kev的p型b杂质离子注入，其后可以利用一次性900～1050℃高温推进80～120mins形成p型沟道区107和漂移区105，漂移区105与沟道区107相邻，使得形成的沟道区107位于漂移区105和阱区109之间。本领域技术人员应理解，形成的n型掺杂与p型掺杂可以不限于上面描述的离子，其他离子也是可以的。

在图9中，利用光刻工艺制作栅极侧墙123，栅极侧墙123可以为氮化物材料。

在图10中，形成漏区111和源区113。优选地，沟道区107位于多晶硅栅121-1与栅极侧墙123下方。接下来进行漏区及源区的剂量为4×10¹⁵～6×10¹⁵cm^-2、能量为80～120kev的n型as离子注入。最后以1000～1100℃一次性快速退火激活源区113和漏区111。本领域技术人员应理解，对于源区113和漏区111的离子注入并没有顺序要求。

在图11中，利用掩模光刻工艺在栅极绝缘层127-2上形成开口以部分地暴露源区113和漏区111。再次利用光刻，在开口区域以及多晶硅栅121-1上形成金属硅化物层129-1、121-2和129-3，以形成各极金属与硅表面的电学连接，形成欧姆接触，优选地，该金属硅化物层129-1、121-2和129-3可以为钨硅化物层129-1、121-2和129-3。此外，在多晶硅栅121-1上形成金属硅化物层121-2所形成的栅极121在形成金属与多晶硅的电学连接同时，还可以降低栅极121电阻，从而增加开关速度。

在图12中，再次积淀厚度的介质层127-3。

在图13中，积淀金属钨或金属钛，光刻与干法刻蚀在形成栅极121的靠近漏极的一侧形成屏蔽环。并在图14中，淀积的介质层127-4。屏蔽环的形成，可以显著改善器件的击穿电压、导通电阻等特性，增加耐压能力，进一步提高热载流子抵抗力。

最后，利用光刻在介质层127-4上形成开口，暴露金属硅化物层129-1和129-3，在金属硅化物层129-1和129-3上形成源极119和漏极117，从而形成图1所示的ldmos器件结构10。

显然，本发明的上述实施例仅仅是为清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定，对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动，这里无法对所有的实施方式予以穷举，凡是属于本发明的技术方案所引伸出的显而易见的变化或变动仍处于本发明的保护范围之列。